半导体器件及其制造方法、电子设备技术

一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，所述制造方法包括：交替沉积牺牲层和绝缘层得到堆叠结构；在堆叠结构中形成间隔分布的多个通孔，在通孔内形成虚设字线；每间隔两个通孔形成贯穿堆叠结构的第一沟槽，任意相邻两个第一沟槽之间分布有交替堆叠的多个绝缘层层和多个牺牲层；在第一沟槽内回刻绝缘层形成多个凹槽，每一个绝缘层两个第一沟槽内的两个凹槽分别露出虚设字线的部分侧壁；在每一层绝缘层对应的两个凹槽内形成导电层，每个凹槽内的导电层环绕两个露出的虚设字线；将环绕虚设字线的导电层断开，形成晶体管的第一电极和第二电极。所述制造方法可以降低牺牲层替换为导电层时堆叠结构坍塌的风险。低牺牲层替换为导电层时堆叠结构坍塌的风险。低牺牲层替换为导电层时堆叠结构坍塌的风险。

【技术实现步骤摘要】
半导体器件及其制造方法、电子设备


[0001]本申请实施例涉及半导体
，尤指一种半导体器件及其制造方法、电子设备。

技术介绍

[0002]随着集成电路技术的发展，器件的关键尺寸日益缩小，单个芯片所包含的器件种类及数量随之增加，使得工艺生产中的任何微小差异都可能对器件性能造成影响。
[0003]为了尽可能降低产品的成本，人们希望在有限的衬底上做出尽可能多的器件单元。自从摩尔定律问世以来，业界提出了各种半导体结构设计和工艺优化，以满足人们对当前产品的需求。

技术实现思路

[0004]以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
[0005]本申请实施例提供了一种半导体器件及其制造方法、电子设备，该制造方法可以降低在进行导电层替换时堆叠结构坍塌的风险，提高器件的良率。
[0006]本申请实施例提供了一种半导体器件的制造方法，所述半导体器件包括：沿垂直于衬底的方向堆叠分布的不同层存储单元，每个存储单元包括晶体管；所述制造方法包括：在衬底上依次交替沉积牺牲层和绝缘层，得到堆叠结构；在所述堆叠结构中形成沿第一方向间隔分布的多个贯穿所述堆叠结构的通孔，在所述通孔内形成虚设字线；在所述堆叠结构中每间隔两个所述通孔形成贯穿所述堆叠结构的第一沟槽，所述第一沟槽沿第二方向延伸，任意相邻两个第一沟槽之间分布有交替堆叠的多个绝缘层和多个牺牲层；通过在所述第一沟槽内回刻所述多个绝缘层形成多个凹槽，每一个绝缘层两个第一沟槽内的两个凹槽分别露出所述虚设字线的部分侧壁；在每一层绝缘层对应的所述两个凹槽内形成导电层，不同绝缘层对应的多层导电层相绝缘；每个凹槽内的所述导电层环绕所述露出的虚设字线；将每个凹槽内环绕所述虚设字线的导电层在所述第二方向上断开，断开后的两部分位于所述虚设字线相对的两侧，所述断开后的两部分用于形成所述晶体管的第一电极和第二电极。
[0007]一些实施例中，所述制造方法还可以包括在所述堆叠结构上形成沿所述第一方向延伸的第二沟槽；所述堆叠结构包含多个位线区和与每个所述位线区连接的多个存储单元区；所述第二沟槽和各第一沟槽之间包括一个沿第一方向延伸的所述位线区；每相邻两个第一沟槽之间包含所述存储单元区；
所述位线区和所述存储单元区的绝缘层和导电层分别为一体式结构；所述通孔位于存储单元区靠近所述位线区的区域。
[0008]一些实施例中，在所述堆叠结构中通过一次刻蚀工艺形成所述第一沟槽和所述第二沟槽。
[0009]一些实施例中，所述第二沟槽间隔第二方向上分布的两列所述存储单元；所述两列存储单元之间包含两个所述位线区，所述第二沟槽间隔两个所述位线区；各所述存储单元区沿所述第二方向延伸，与同一个所述位线区连接的多个所述存储单元区沿所述第一方向分布在所述位线区的同一侧。
[0010]一些实施例中，通过在所述第一沟槽内回刻所述多个绝缘层形成多个凹槽可以包括：通过一次湿法刻蚀工艺对所述第二沟槽和所述第一沟槽露出的各层绝缘层进行横向刻蚀，直到所述绝缘层仅与相邻两个所述虚设字线之间相邻两个面接触。
[0011]一些实施例中，在各所述凹槽内形成导电层可以包括：在各牺牲层和各绝缘层之间的第一沟槽、第二沟槽和所述凹槽中沉积导电层；刻蚀去除所述第一沟槽和所述第二沟槽内的所述导电层。
[0012]一些实施例中，将每个环绕所述虚设字线的导电层在所述第二方向上断开包括：对所述第一沟槽的侧壁露出的所述导电层进行横向刻蚀，直至所述第一沟槽的侧壁露出所述虚设字线。
[0013]一些实施例中，在各牺牲层和各绝缘层之间的第一沟槽、第二沟槽和所述凹槽中沉积导电层，包括：在各牺牲层和各绝缘层之间的第一沟槽、第二沟槽和所述凹槽中依次沉积粘附阻挡层和金属层。
[0014]一些实施例中，还包括：采用形成所述绝缘层的绝缘材料填满所述凹槽、所述第一沟槽和所述第二沟槽；对相邻两个所述第一沟槽之间的堆叠结构进行刻蚀，形成沿所述第二方向延伸的第三沟槽，每个所述第三沟槽将两个所述通孔间隔开。
[0015]一些实施例中，提供一种半导体器件，通过上述制造方法得到。
[0016]一些实施例中，所述第一电极或第二电极的四个侧面中仅三个侧面包裹有粘附阻挡层。
[0017]一些实施例中，所述第一电极或所述第二电极靠近所述通孔的端面包裹有所述粘附阻挡层。
[0018]一些实施例中，所述通孔的仅三个面被所述粘附阻挡层环绕。
[0019]本申请实施例还提供一种电子设备，包括所述的半导体器件。
[0020]本申请实施例的半导体器件的制造方法，牺牲层和绝缘层堆叠，后通过导电层替换绝缘层的方式形成存储单元区。为了提高替换时整个堆叠结构的机械稳定性，本申请在制作存储单元区需要挖沟槽时，每间隔两个存储单元对应的通孔形成一个沟槽，为第一沟槽，通过在第一沟槽露出的绝缘层上回刻保留部分绝缘层支撑堆叠结构，制作完导电层后，在两个存储单元区之间制作沟槽隔开两个存储单元。
[0021]本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
附图说明
[0022]附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
[0023]图1为本申请示例性实施例的一种半导体器件的制造方法的工艺流程图；图2为本申请示例性实施例提供的一种半导体器件的制造方法在形成堆叠结构后的立体结构示意图；图3A为本申请示例性实施例提供的一种半导体器件的制造方法在形成虚设字线后在平行于衬底的C1平面上的截面图；图3B为图3A所示在结构在垂直于衬底的C3平面上的截面图；图4A为本申请示例性实施例提供的一种半导体器件的制造方法在形成支撑层后在平行于衬底的C1平面上的截面图；图4B为图4A所示在结构在垂直于衬底的C2平面上的截面图；图5A为本申请示例性实施例提供的一种半导体器件的制造方法在完成第一次图案化刻蚀后在平行于衬底的C1平面上的截面图；图5B为图5A所示在结构在垂直于衬底的C2平面上的截面图；图5C为图5A所示在结构在垂直于衬底的C3平面上的截面图；图6A为本申请示例性实施例提供的一种半导体器件的制造方法在对绝缘层进行横向刻蚀后在平行于衬底的C1平面上的截面图；图6B为图6A所示在结构在垂直于衬底的C2平面上的截面图；图6C为图6A所示在结构在垂直于衬底的C3平面上的截面图；图7A为本申请示例性实施例提供的一种半导体器件的制造方法在形成导电层后在平行于衬底的C1平面上的截面图；图7B为图7A所示在结构在垂直于衬底的C3平面上的截面图；图8A为本申请示例性实施例提供的一种半导体器件的制造方法在刻蚀去除第一沟槽和第二沟槽内的导电层后在平行于衬底的C1平面上的截面图；图8B为图8A所示在结构在垂直于衬底的C3平面上的截面图；图9A为本申请示例性实施例提供的一种半导体器件的制造方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述半导体器件包括：沿垂直于衬底的方向堆叠分布的不同层存储单元，每个存储单元包括晶体管；所述制造方法包括：在衬底上依次交替沉积牺牲层和绝缘层，得到堆叠结构；在所述堆叠结构中形成沿第一方向间隔分布的多个贯穿所述堆叠结构的通孔，在所述通孔内形成虚设字线；在所述堆叠结构中每间隔两个所述通孔形成贯穿所述堆叠结构的第一沟槽，所述第一沟槽沿第二方向延伸，任意相邻两个第一沟槽之间分布有交替堆叠的多个绝缘层和多个牺牲层；通过在所述第一沟槽内回刻所述多个绝缘层形成多个凹槽，每一个绝缘层两个第一沟槽内的两个凹槽分别露出所述虚设字线的部分侧壁；在每一层绝缘层对应的所述两个凹槽内形成导电层，不同绝缘层对应的多层导电层相绝缘；每个凹槽内的所述导电层环绕所述露出的虚设字线；将每个凹槽内环绕所述虚设字线的导电层在所述第二方向上断开，断开后的两部分位于所述虚设字线相对的两侧，所述断开后的两部分用于形成所述晶体管的第一电极和第二电极。2.根据权利要求1所述的制造方法，其特征在于，还包括在所述堆叠结构上形成沿所述第一方向延伸的第二沟槽；所述堆叠结构包含多个位线区和与每个所述位线区连接的多个存储单元区；所述第二沟槽和各第一沟槽之间包括一个沿第一方向延伸的所述位线区；每相邻两个第一沟槽之间包含所述存储单元区；所述位线区和所述存储单元区的绝缘层和导电层分别为一体式结构；所述通孔位于存储单元区靠近所述位线区的区域。3.根据权利要求2所述的制造方法，其特征在于，在所述堆叠结构中通过一次刻蚀工艺形成所述第一沟槽和所述第二沟槽。4.根据权利要求2所述的制造方法，其特征在于，所述第二沟槽间隔第二方向上分布的两列所述存储单元；所述两列存储单元之间包含两个所述位线区，所述第二沟槽间隔两个所述位线区；各所述存储单元区沿所述第二方向延伸，与同一个所述位线区连接的多个所述存储单元区沿所述第一方向分布在所述...

【专利技术属性】
技术研发人员：艾学正，王祥升，王桂磊，赵超，桂文华，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：