半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，所述基底上具有复合结构；在复合结构上形成若干相互分立的掩膜结构；以若干掩膜结构为掩膜，对复合结构进行若干次循环处理，在基底上形成相互分立的若干鳍结构，鳍结构包括交替堆叠的若干牺牲层和若干沟道层，每次循环处理后，在相邻掩膜结构之间和复合结构内形成若干中间沟槽，每次循环处理的方法包括：在前次循环处理形成的中间沟槽侧壁面形成第一侧墙；以若干掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层，增加所述前次循环处理形成的中间沟槽的深度。从而，提高了半导体结构的性能。提高了半导体结构的性能。提高了半导体结构的性能。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造领域，特别涉及一种半导体结构的形成方法。

技术介绍

[0002]在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属
‑
氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。但随着半导体工艺的进一步发展，晶体管尺度缩小到几纳米以下，FinFET本身的尺寸已经缩小至极限后，无论是鳍片距离、短沟道效应、还是漏电和材料极限也使得晶体管制造变得岌岌可危，甚至物理结构都无法完成。
[0003]环绕式栅极(gate
‑
all
‑
around，GAA)器件成为行业内研究和发展的一个新方向。这项技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状(可以理解为棍状)或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现MOSFET的基本结构和功能。这样设计在很大程度上解决了栅极间距尺寸减小后带来的各种问题，包括电容效应等，再加上沟道被栅极四面包裹，因此沟道电流也比FinFET的三面包裹更为顺畅。
[0004]然而，环绕式栅极器件作为行业内发展的一个重要方向，目前还需要进一步改进。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以改善半导体结构的性能。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有复合结构，所述复合结构包括沿基底表面的法线方向交替堆叠的若干初始牺牲层和若干初始沟道层；在所述复合结构上形成若干相互分立的掩膜结构；以所述若干掩膜结构为掩膜，对所述复合结构进行若干次循环处理，在所述基底上形成相互分立的若干鳍结构，所述鳍结构包括沿基底表面的法线方向交替堆叠的若干牺牲层和若干沟道层，每次所述循环处理后，在相邻掩膜结构之间和所述复合结构内形成若干中间沟槽，每次所述循环处理的方法包括：在前次循环处理形成的中间沟槽侧壁面形成第一侧墙，所述第一侧墙至少位于所述掩膜结构、以及前次循环处理后已形成的沟道层和牺牲层的侧壁面；以若干所述掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层，增加所述前次循环处理形成的中间沟槽的深度。
[0007]可选的，以若干所述掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层的方法包括：以若干所述掩膜结构为掩膜，刻蚀1层暴露的初始牺牲层或1层暴露的初始沟道层。
[0008]可选的，所述若干次循环处理在同一反应腔内进行。
[0009]可选的，在前次循环处理形成的中间沟槽侧壁面形成第一侧墙的方法包括：采用
原位原子层沉积工艺，在所述掩膜结构顶面和前次循环处理形成的中间沟槽的内壁面形成第一侧墙膜；采用原位各向异性刻蚀工艺，刻蚀所述第一侧墙膜，直至暴露出所述掩膜结构的顶面和所述前次循环处理形成的中间沟槽的底面。
[0010]可选的，进行所述原位原子层沉积工艺的方法包括：向反应腔通入氨基硅烷；在向反应腔通入氨基硅烷之后，向反应腔通入氧气。
[0011]可选的，所述原位原子层沉积工艺的参数包括：温度在100摄氏度以下。
[0012]可选的，所述各向异性刻蚀工艺包括等离子体刻蚀。
[0013]可选的，所述等离子体刻蚀的工艺参数包括：偏置电压范围是600V～1300V。
[0014]可选的，还包括：形成掩膜结构之前，在所述复合结构表面形成刻蚀停止层；并且，初次循环处理中，在采用各向异性刻蚀工艺，刻蚀所述第一侧墙膜的过程中，还对所述刻蚀停止层进行刻蚀，直至暴露出所述复合结构表面。
[0015]可选的，所述刻蚀停止层的材料与所述第一侧墙膜的材料相同。
[0016]可选的，在若干次循环处理后，还包括：在若干掩膜结构和若干鳍结构的侧壁面形成第二侧墙；以所述掩膜结构为掩膜，刻蚀所述第二侧墙和基底，以去除所述第二侧墙，并形成衬底、以位于所述衬底与每个鳍结构之间的隔离鳍；在相邻的隔离鳍之间形成隔离结构。
[0017]可选的，形成第二侧墙的方法包括：采用原位原子层沉积工艺，在若干掩膜结构表面、若干鳍结构侧壁面、以及所述基底表面形成第二侧墙膜；采用原位各向异性刻蚀工艺，刻蚀所述第二侧墙膜，直至暴露出基底的表面。
[0018]可选的，所述第二侧墙的材料包括氧化硅。
[0019]可选的，所述第一侧墙的材料包括氧化硅。
[0020]可选的，在所述复合结构上形成若干相互分立的掩膜结构的方法包括：在所述复合结构上形成若干相互分立的核心结构；在所述核心结构的侧壁面形成第三侧墙；形成所述第三侧墙后，去除所述核心结构，并以所述第三侧墙作为所述掩膜结构。
[0021]可选的，在所述复合结构上形成若干相互分立的掩膜结构的方法包括：在所述复合结构上形成掩膜材料层；在所述掩膜材料层上形成若干相互分立的核心结构；在所述核心结构的侧壁面形成第三侧墙；形成所述第三侧墙后，去除所述核心结构；在去除所述掩膜结构之后，以所述第三侧墙为掩膜，刻蚀所述掩膜材料层，直至形成若干所述掩膜结构。
[0022]可选的，还包括：形成掩膜材料层之前，在所述复合结构表面形成刻蚀停止层；并且，以若干第三侧墙为掩膜，刻蚀所述掩膜材料层，直至形成若干掩膜结构的方法包括：以所述第三侧墙为掩膜，刻蚀所述掩膜材料层，直至暴露出所述刻蚀停止层。
[0023]可选的，所述基底和初始沟道层的材料包括硅，所述初始牺牲层的材料包括锗硅。
[0024]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0025]本专利技术的技术方案提供的半导体结构的形成方法中，基底上的复合结构包括沿基底表面的法线方向交替堆叠的若干初始牺牲层和若干初始沟道层；在所述复合结构上形成相互分立的若干掩膜结构；以所述若干掩膜结构为掩膜，对所述复合结构进行若干次循环处理，在所述基底上形成相互分立的若干鳍结构，所述鳍结构包括沿基底表面的法线方向交替堆叠的若干牺牲层和若干沟道层，每次所述循环处理后，在相邻掩膜结构之间和所述复合结构内形成若干中间沟槽，每次所述循环处理的方法包括：在前次循环处理形成的中
间沟槽侧壁面形成第一侧墙；以若干所述掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层，增加所述前次循环处理形成的中间沟槽的深度。因此，若干次循环处理后，能够在形成与预期宽度接近或相同的若干鳍结构的同时，减少牺牲层的侧壁面相对沟道层的侧壁面的凹陷程度，从而，减少或避免了后续后栅工艺中的伪栅残留，提高了半导体结构的性能。
附图说明
[0026]图1至图3是一种半导体结构的形成方法中各步骤的剖面结构示意图；
[0027]图4至图17是本专利技术一实施例的半导体结构的形成方法中各步骤的结构示意图。
具体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有复合结构，所述复合结构包括沿基底表面的法线方向交替堆叠的若干初始牺牲层和若干初始沟道层；在所述复合结构上形成若干相互分立的掩膜结构；以所述若干掩膜结构为掩膜，对所述复合结构进行若干次循环处理，在所述基底上形成相互分立的若干鳍结构，所述鳍结构包括沿基底表面的法线方向交替堆叠的若干牺牲层和若干沟道层，每次所述循环处理后，在相邻掩膜结构之间和所述复合结构内形成若干中间沟槽，每次所述循环处理的方法包括：在前次循环处理形成的中间沟槽侧壁面形成第一侧墙，所述第一侧墙至少位于所述掩膜结构、以及前次循环处理后已形成的沟道层和牺牲层的侧壁面；以若干所述掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层，增加所述前次循环处理形成的中间沟槽的深度。2.如权利要求1所述的半导体结构的形成方法，其特征在于，以若干所述掩膜结构为掩膜，刻蚀所述第一侧墙、以及暴露的若干初始牺牲层和若干初始沟道层中的至少一层的方法包括：以若干所述掩膜结构为掩膜，刻蚀1层暴露的初始牺牲层或1层暴露的初始沟道层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述若干次循环处理在同一反应腔内进行。4.如权利要求1所述的半导体结构的形成方法，其特征在于，在前次循环处理形成的中间沟槽侧壁面形成第一侧墙的方法包括：采用原位原子层沉积工艺，在所述掩膜结构顶面和前次循环处理形成的中间沟槽的内壁面形成第一侧墙膜；采用原位各向异性刻蚀工艺，刻蚀所述第一侧墙膜，直至暴露出所述掩膜结构的顶面和所述前次循环处理形成的中间沟槽的底面。5.如权利要求4所述的半导体结构的形成方法，其特征在于，进行所述原位原子层沉积工艺的方法包括：向反应腔通入氨基硅烷；在向反应腔通入氨基硅烷之后，向反应腔通入氧气。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述原位原子层沉积工艺的参数包括：温度在100摄氏度以下。7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述各向异性刻蚀工艺包括等离子体刻蚀。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述等离子体刻蚀的工艺参数包括：偏置电压范围是600V～1300V。9.如权利要求4所述的半导体结构的形成方法，其特征在于，还包括：形成掩膜结构之前，在所述复合结构表面形成...

【专利技术属性】
技术研发人员：张恩宁，赵振阳，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：