一种半导体器件的制造方法和半导体器件技术

一种半导体器件的制造方法和半导体器件，该方法包括：提供半导体衬底；在所述半导体衬底上形成第一外延层；在所述第一外延层中注入掺杂离子，以在所述第一外延层表面形成离子注入区；在所述第一外延层上形成第二外延层；刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；在所述栅极沟槽中形成栅极结构。本发明专利技术优化了电场分布，在改善耐压问题的同时降低了导通电阻。了导通电阻。了导通电阻。

【技术实现步骤摘要】
一种半导体器件的制造方法和半导体器件


[0001]本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法和半导体器件。

技术介绍

[0002]具有屏蔽栅沟槽(Shield Gate Trench，SGT)结构的功率MOSFET器件能够同时实现低导通电阻和低反向恢复电容，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。
[0003]SGT器件发展以来，其电场从最初的三角分布到目前的矩形分布，器件的耐压性能有了很大的改善。尽管如此，传统SGT器件中仍存在击穿电压(BV)和导通电阻(Ron)之间相互制约的问题，提高耐压性的同时必须牺牲Ron，两者的优化不能同时实现。
[0004]因此，有必要对目前的半导体器件的制造方法提出改进，以至少部分地解决上述技术问题。

技术实现思路

[0005]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]本专利技术实施例一方面提供了一种半导体器件的制造方法，包括以下步骤：
[0007]提供半导体衬底；
[0008]在所述半导体衬底上形成第一外延层；
[0009]在所述第一外延层中注入掺杂离子，以在所述第一外延层中形成离子注入区；
[0010]在所述第一外延层上形成第二外延层；
[0011]刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；
[0012]在所述栅极沟槽中形成栅极结构。
[0013]在一个实施例中，在所述栅极沟槽中形成栅极结构，包括：
[0014]在所述栅极沟槽中依次形成栅极介质层和第一栅极材料层；
[0015]刻蚀所述栅极介质层和所述第一栅极材料层，使所述栅极介质层和所述第一栅极材料层的厚度小于所述栅极沟槽底部的深度；
[0016]所述第一栅极材料层顶部形成栅间介质层；
[0017]沉积第二栅极材料层，以填充所述栅极沟槽。
[0018]在一个实施例中，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
[0019]在一个实施例中，所述掺杂离子包括磷离子。
[0020]在一个实施例中，所述离子注入区的深度小于所述栅极沟槽的深度。
[0021]在一个实施例中，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
[0022]在一个实施例中，在所述栅极沟槽中形成栅极结构之后，还包括：
[0023]在所述第二外延层表面形成体区和源区，所述体区和所述源区具有不同的掺杂类型。
[0024]本专利技术实施例另一方面提供一种半导体器件，所述半导体器件包括：
[0025]半导体衬底；
[0026]位于所述半导体衬底上的第一外延层，所述第一外延层表面形成有离子注入区；
[0027]位于所述第一外延层上的第二外延层；
[0028]形成在所述第一外延层和所述第二外延层中的栅极沟槽，所述栅极沟槽中形成有栅极结构。
[0029]在一个实施例中，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂类型相同。
[0030]在一个实施例中，所述离子注入区的深度小于所述栅极沟槽的深度。
[0031]在一个实施例中，所述掺杂离子的离子浓度大于所述第一外延层的离子浓度。
[0032]根据本专利技术提供的半导体器件的制造方法和半导体器件在第一外延层表面形成离子注入区，优化了电场分布，在改善耐压问题的同时降低了导通电阻。
附图说明
[0033]本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。
[0034]附图中：
[0035]图1示出了根据本专利技术的一实施例的半导体器件的制造方法的工艺流程图；
[0036]图2A至图2E示出了根据本专利技术的一实施例的半导体器件的制造方法的相关步骤所获得的器件的截面结构示意图；
[0037]图3示出了根据本专利技术的一实施例的半导体器件的制造方法的相关步骤所获得的器件的电场分布图；
[0038]图4示出了传统半导体器件与本专利技术实施例的半导体器件的电场分布对比图；
[0039]图5示出了本专利技术实施例的半导体器件的电场分布曲线。
具体实施方式
[0040]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。
[0041]应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0042]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或
者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0043]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0044]在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成第一外延层；在所述第一外延层中注入掺杂离子，以在所述第一外延层表面形成离子注入区；在所述第一外延层上形成第二外延层；刻蚀所述第一外延层和所述第二外延层，以形成栅极沟槽；在所述栅极沟槽中形成栅极结构。2.根据权利要求1所述的方法，其特征在于，在所述栅极沟槽中形成栅极结构，包括：在所述栅极沟槽中依次形成栅极介质层和第一栅极材料层；刻蚀所述栅极介质层和所述第一栅极材料层，使所述栅极介质层和所述第一栅极材料层的厚度小于所述栅极沟槽的深度；所述第一栅极材料层顶部形成栅间介质层；沉积第二栅极材料层，以填充所述栅极沟槽；在所述栅极沟槽中形成栅极结构之后，所述方法还包括：在所述第二外延层表面形成体区和源区，所述体区和所述源区具有不同的掺杂类型。3.根据权利要求1所述的方法，其特征在于，所述掺杂离子的掺杂类型与所述第一外延层和所述第二外延层的掺杂...

【专利技术属性】
技术研发人员：柳小英，徐承福，蒋平，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：