一种提高雪崩耐量的沟槽型MOSFET器件的制造方法技术

本发明专利技术公开了一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，包括在N型衬底上沉积N

【技术实现步骤摘要】
一种提高雪崩耐量的沟槽型MOSFET器件的制造方法


[0001]本专利技术属于半导体
，尤其涉及一种提高雪崩耐量的沟槽型MOSFET器件的制造方法。

技术介绍

[0002]随着社会经济的发展，人们的日常生活水平和质量也在不断地提高，尤其对电子器件的要求也越来越高。但是，目前主流的沟槽型MOSFET半导体器件的结构设计和其性能都不能完全满足市场需求，如导通电阻大、驱动电压高、雪崩耐量能力低等这些重要的器件指标性能都无法满足大众需求，针对雪崩耐量能力低的问题提出了一种新的沟槽MOSFET半导体结构设计和工艺制程的方法。

技术实现思路

[0003]针对现有技术的不足，本专利技术提供了一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，解决了上述问题。
[0004]为实现以上目的，本专利技术通过以下技术方案予以实现：一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，包括以下步骤：
[0005]一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，包括以下步骤：
[0006]S1、在衬底沉积浓度为1E15～2E15/cm3的N
‑
外延层，所述N
‑
外延层与所述衬底共同构成漏极区；
[0007]S2、在所述N
‑
外延层内形成具有预定扩散深度的P型基区；
[0008]S3、在所述P型基区区域内形成与该所述P型基区相反导电类型的N+型源区和N
‑
型源区，所述N+型源区和所述N
‑
型源区并排分布；
[0009]S4、在衬底另一面形成漏极电极引出端；
[0010]S5、在所述N+型源区域内开设沟槽，所述沟槽穿过N
‑
型源区和所述P型基区向所述N
‑
外延层延伸，直至到达所述N
‑
外延层；
[0011]S6、利用热氧化法在所述沟槽的内侧底部和侧壁形成栅氧化层；
[0012]S7、在表面生长有所述栅氧化层的所述沟槽内沉积多晶硅以形成栅电极；
[0013]S8、在所述栅电极的表面覆盖层间绝缘层；
[0014]S9、在所述层间绝缘层上形成源接触区域；
[0015]S10、在形成所述源接触区域的所述层间绝缘膜上形成源电极；
[0016]S11、通过接触孔将所述栅电极与位于所述层间绝缘层的一部分栅极总线电极连接起来；
[0017]S12、在场效应晶体管上形成从所述源电极引出的键合线。
[0018]进一步的技术方案：所述衬底为具备高浓度的N型基板。
[0019]进一步的技术方案：所述衬底为SIC衬底或硅衬底中的任一种。
[0020]进一步的技术方案：所述衬底的N掺杂浓度为1E20/cm3～1E22/cm3。
[0021]进一步的技术方案：所述N
‑
外延层的沉积方法为CVD法，且其沉积温度为1000℃至1600℃。
[0022]进一步的技术方案：所述N+型源区的N掺杂浓度为5E17/cm3～5E21/cm3，所述N
‑
型源区的N掺杂浓度为5E14/cm3～5E17/cm3。
[0023]进一步的技术方案：所述栅氧化层的形成温度为1000℃至1300℃。
[0024]进一步的技术方案：所述栅电极利用LPCVD法沉积，沉积温度为600℃至650℃。
[0025]进一步的技术方案：所述源电极由Al形成。
[0026]进一步的技术方案：所述键合线贯穿场效应晶体管与所述源电极连接。
[0027]有益效果
[0028]本专利技术提供了一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，与现有技术相比具备以下有益效果：
[0029]本专利技术能够通过将与源电极相接触的源区域设计为高浓度的N+区域和低浓度的N
‑
区域，这样可以抑制器件结构中存在的寄生的npn双极晶体管的导通，从而提高了器件雪崩耐量的能力，同时保持了器件低导通电阻和低驱动电压的优良特性。
附图说明
[0030]图1为本专利技术S1至S5形成衬底的结构示意图。
[0031]图2为本专利技术在图1的基础上形成沟槽并生长栅氧化层的结构示意图。
[0032]图3为本专利技术在图2基础上增加层间绝缘层的结构示意图。
[0033]图4为本专利技术整体结构示意图。
[0034]附图标记注释：1、N+衬底；2、N
‑
外延层；3、漏极；4、P型基区；5、N+型源区；5a、N
‑
型源区；6、沟槽；7、栅氧化层；8、栅电极；9、层间绝缘层；10、源电极；10a、源接触区域；11、键合线。
具体实施方式
[0035]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0036]以下结合具体实施例对本专利技术的具体实现进行详细描述。
[0037]请参阅图1～3，为本专利技术一种实施例提供的，一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，包括以下步骤：
[0038]S1、在衬底1沉积浓度为1E15～2E15/cm3的N
‑
外延层2，N
‑
外延层2与衬底1共同构成漏极区；
[0039]S2、在N
‑
外延层2内形成具有预定扩散深度的P型基区4；
[0040]S3、在P型基区4区域内形成与该P型基区4相反导电类型的N+型源区5和N
‑
型源区5a，N+型源区5和N
‑
型源区5a并排分布；
[0041]S4、在衬底1另一面形成漏极引出端3；
[0042]S5、在N+型源区域5内开设沟槽6，沟槽6穿过N
‑
型源区5a和P型基区4向N
‑
外延层2延伸，直至到达N
‑
外延层2；
[0043]S6、利用热氧化法在沟槽6的内侧底部和侧壁形成栅氧化层7；
[0044]S7、在表面附着有栅氧化层7的沟槽6内沉积多晶硅以形成栅电极8；
[0045]S8、在栅电极8的表面覆盖层间绝缘层9；
[0046]S9、在层间绝缘层9上形成源接触区域10a；
[0047]S10、在形成源接触区域10a的层间绝缘膜9上形成源电极10；
[0048]S11、通过接触孔将栅电极8与位于层间绝缘层9的一部分栅极总线电极连接起来；
[0049]S12、在场效应晶体管上形成从源电极10引出的键合线11。
[0050]具体地，在步骤S1中，N
‑
外延层2与衬底1共同构成漏极区，在半导体中，漏极是半导体器件中另一个电极，它通常被连接到半导体器件的P型区域。
[0051]在半导体器件中，漏极是电流流出的地方，它的作用是将电子从沟道中排出本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提高雪崩耐量的沟槽型MOSFET器件的制造方法，其特征在于，包括以下步骤：S1、在衬底(1)沉积浓度为1E15～2E15/cm3的N
‑
外延层(2)，所述N
‑
外延层(2)与所述衬底(1)共同构成漏极区；S2、在所述N
‑
外延层(2)内形成具有预定扩散深度的P型基区(4)；S3、在所述P型基区(4)区域内形成与该所述P型基区(4)相反导电类型的N+型源区(5)和N
‑
型源区(5a)，所述N+型源区(5)和所述N
‑
型源区(5a)并排分布；S4、在所述衬底(1)另一面形成漏极电极引出端(3)；S5、在所述N+型源区域(5)内开设沟槽(6)，所述沟槽(6)穿过N
‑
型源区(5a)和所述P型基区(4)向所述N
‑
外延层(2)延伸，直至到达所述N
‑
外延层(2)；S6、利用热氧化法在所述沟槽(6)的内侧底部和侧壁形成栅氧化层(7)；S7、在表面附着有所述栅氧化层(7)的所述沟槽(6)内沉积多晶硅以形成栅电极(8)；S8、在所述栅电极(8)的表面覆盖层间绝缘层(9)；S9、在所述层间绝缘层(9)上形成源接触区域(10a)；S10、在形成所述源接触区域(10a)的所述层间绝缘膜(9)上形成源电极(10)；S11、通过接触孔将所述栅电极(8)与位于所述层间绝缘层(9)的一部分栅极总线电极连接起来；S12、在场效应晶体管上形成从所述源电极(10)引出的键合线(11)。2.根据权利...

【专利技术属性】
技术研发人员：马利奇，铃木键之，李旻姝，洪吉文，牛连瑞，
申请(专利权)人：浙江萃锦半导体有限公司，
类型：发明
国别省市：