一种抑制寄生现象的MOSFET器件制造技术

本申请涉及半导体技术领域，具体而言，涉及一种抑制寄生现象的MOSFET器件，包括衬底、外延层、漏极电极、埋层、场效应晶体管结构以及双向晶体管结构，其中：衬底和外延层构成漏极区域，漏极区域设置在漏极电极的上方；衬底为N+型，外延层为N

【技术实现步骤摘要】
一种抑制寄生现象的MOSFET器件


[0001]本申请涉及半导体
，具体而言，涉及一种抑制寄生现象的MOSFET器件。

技术介绍

[0002]功率MOSFET(MetalOxideSemiconductorField
‑
EffectTransistor)是多子导电型器件，种类繁多，更迭迅速是目前功率MOSFET应用领域的现状，功率MOSFET以沟槽型(trench)功率MOSFET为主，沟槽型MOSFET是一种具有垂直导电沟道的器件，在沟槽型MOSFET处于导通的状态下电流会垂直地从漏极端流向源极端。沟槽型MOSFET具有导通电阻较低、开关速率高等优点，尤其是在开关电源方面的应用取得了迅速发展，大大提高了电子系统的效率。
[0003]在现有技术中，如图1所示，MOSFET器件一般采用场效应晶体管和双向齐纳二极管结合的结构形式。在该结构中，栅电极的多晶硅和双向齐纳二极管的多晶硅无法一起工艺完成，而且掺杂的杂质浓度也不一样，双向二极管的N+型区域和P
‑
型区域与沟槽周围的N+型源区以及P+型区域是一起形成的，即双向齐纳二极管的形成必须在晶体管的后面，导致工艺步骤太长，生产成本也会增加。
[0004]而为了解决上述问题，现有技术中还提供了一种MOSFET器件结构，如图2所示，在该结构中，场效应晶体管部分的结构与上述现有技术设计的一样，但是双向二极管的部分与其不同，通过设置双向晶体管结构，代替了双向齐纳二极管的结构，由于双向晶体管与场效应晶体管的P型基区和N+型源区可以同时形成，解决了工艺步骤多，生产成本高的问题，但是，由于双向晶体管结构是在具有沟槽的场效应晶体管的N
‑
型外延层内形成的，因此，该结构可能会出现寄生作用，从而导致器件失效。

技术实现思路

[0005]本申请提供了一种抑制寄生现象的MOSFET器件，不仅解决工艺步骤多，生产成本高的问题，还能够抑制寄生器件的导通，防止器件失效。
[0006]为了实现上述目的，本申请提供了一种抑制寄生现象的MOSFET器件，包括衬底、外延层、漏极电极、埋层、场效应晶体管结构以及双向晶体管结构，其中：衬底和外延层构成漏极区域，漏极区域设置在漏极电极的上方；衬底为N+型，外延层为N
‑
型，外延层整体设置在衬底的上方，衬底一侧的上表面与外延层的下表面接触，衬底的另一侧与外延层之间设置有埋层，埋层为P+型：双向晶体管结构设置在外延层的内部，位于埋层的一侧，并与埋层相连；场效应晶体管结构设置在外延层内部的另一侧。
[0007]进一步的，双向晶体管结构包括第一沟槽、第二沟槽、第一P+型区域以及第一N+型区域，其中：第一沟槽和第二沟槽的底部均与埋层相连；第一沟槽、第二沟槽以及埋层之间形成环状区域；第一P+型区域设置在环状区域的内部；第一N+型区域为两个，均设置在第一P+型区域内部。
[0008]进一步的，场效应晶体结构包括第三沟槽、P
‑
型区域、第二P+型区域以及第二N+型
区域，其中：P
‑
型区域设置在外延层的内部；第二P+型区域设置在P
‑
型区域的内部；第二N+型区域设置在P
‑
型区域的内部，并与第二P+型区域相连；第三沟槽依次穿过第二N+型区域和P
‑
型区域，深入外延层内部。
[0009]进一步的，第一沟槽和第二沟槽的内部设置有二氧化硅膜和多晶硅电极。
[0010]进一步的，第三沟槽的内部设置有栅氧化膜和多晶硅栅电极。
[0011]进一步的，还包括绝缘层，绝缘层分别位于第三沟槽的上方和双向晶体管结构的上方。
[0012]进一步的，衬底的厚度为0.2
‑
0.5μm，N+的浓度为1E20
‑
3E20/cm3；外延层的厚度为1.1
‑
2.1μm，N
‑
的浓度为1E15
‑
3E15/cm3。
[0013]本专利技术提供的一种抑制寄生现象的MOSFET器件，具有以下有益效果：
[0014]本申请在MOSFET器件的衬底与外延层之间设置埋层结构，然后在场效应晶体管结构以外的区域使用穿过外延层到埋层的沟槽，使其在外延层内部形成了闭合的环形区域，并在闭合的环形区域内部设置双向晶体管结构，替代了原有的双向齐纳二极管结构，工艺制造流程短，制造成本低，并且通过设置埋层结构和环形区域，能够将双向晶体管结构和场效应晶体管结构完全隔离，有效的抑制了寄生器件的导通，防止器件失效。
附图说明
[0015]构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0016]图1是现有技术中MOSFET器件的结构示意图一；
[0017]图2是现有技术中MOSFET器件的结构示意图二；
[0018]图3是根据本申请实施例提供的抑制寄生现象的MOSFET器件的结构示意图；
[0019]图中：1
‑
衬底、2
‑
外延层、3
‑
漏极电极、4
‑
埋层、5
‑
场效应晶体管结构、51
‑
第三沟槽、52
‑
P
‑
型区域、53
‑
第二P+型区域、54
‑
第二N+型区域、6
‑
双向晶体管结构、61
‑
第一沟槽、62
‑
第二沟槽、63
‑
第一P+型区域、64
‑
第一N+型区域、7
‑
栅氧化膜、8
‑
多晶硅栅电极、9
‑
绝缘层。
具体实施方式
[0020]为了使本
的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
[0021]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清
楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0022]在本申请中，术语“上”、“下”、“左”、“右”、“前”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抑制寄生现象的MOSFET器件，其特征在于，包括衬底、外延层、漏极电极、埋层、场效应晶体管结构以及双向晶体管结构，其中：所述衬底和所述外延层构成漏极区域，漏极区域设置在所述漏极电极的上方；所述衬底为N+型，所述外延层为N
‑
型，所述外延层整体设置在所述衬底的上方，所述衬底一侧的上表面与所述外延层的下表面接触，所述衬底的另一侧与所述外延层之间设置有所述埋层，所述埋层为P+型；所述双向晶体管结构设置在所述外延层的内部，位于所述埋层的一侧，并与所述埋层相连；所述场效应晶体管结构设置在所述外延层内部的另一侧。2.根据权利要求1所述的抑制寄生现象的MOSFET器件，其特征在于，所述双向晶体管结构包括第一沟槽、第二沟槽、第一P+型区域以及第一N+型区域，其中：所述第一沟槽和所述第二沟槽的底部均与所述埋层相连；所述第一沟槽、所述第二沟槽以及所述埋层之间形成环状区域；所述第一P+型区域设置在环状区域的内部；所述第一N+型区域为两个，均设置在所述第一P+型区域内部。3.根据权利要求2所述的抑制寄生现象的MOSFET器件，其特征在于，所述场效应晶体结构包括第三沟槽、P
‑
型区域、第二P+型区域以及第二N+型区域，其中：所述P
...

【专利技术属性】
技术研发人员：马利奇，铃木键之，李旻姝，洪吉文，
申请(专利权)人：浙江萃锦半导体有限公司，
类型：发明
国别省市：