半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，该半导体装置不降低IGBT的阈值、负载短路耐量而降低了反向导通型IGBT的反向峰值电流(Irpeak)。与IGBT区域的基极区域的杂质浓度相比，降低了二极管区域的杂质浓度。域的杂质浓度。域的杂质浓度。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及在将IGBT和FWD反向并联连接的半导体装置中降低了反向峰值电流(Irpeak)的半导体装置。

技术介绍

[0002]作为驱动马达等的开关元件，已知有将IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)和FWD(Free Wheeling Diode：续流二极管)反向并联连接的半导体装置。与IGBT反向并联连接的FWD具有保护IGBT免受由在马达等线圈中产生的反电动势引起的回流电流的影响的作用。
[0003]已知有将IGBT区域和FWD区域形成在同一半导体基板上来实现小型化以及削减接合线的反向导通型IGBT(RC
‑
IGBT)。为了提高反向导通型IGBT的动作特性，需要提高形成于同一半导体基板的IGBT区域和FWD区域各自的动作特性。专利文献1的反向导通型IGBT公开了在FWD区域中设置杂质浓度比阳极区域34的杂质浓度高的P阳极层36和N+载流子控制层44的例子。由此，使FWD区域的正向电流增加，FWD动作时的开关速度提高，能够实现高速化。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2015
‑
109341号公报

技术实现思路

[0007]专利技术所要解决的课题
[0008]但是，在专利文献1的半导体装置中，如果要降低FWD区域的反向峰值电流(Irpeak)，则也需要降低基极区域的杂质浓度。于是，IGBT的阈值电压、负载短路耐量降低。
[0009]因此，本专利技术的课题在于提供一种不使IGBT的阈值电压、负载短路耐量降低而降低了反向导通型IGBT的反向峰值电流(Irpeak)的半导体装置。
[0010]用于解决课题的手段
[0011]本专利技术的半导体装置具备IGBT区域以及二极管区域，IGBT区域包括：第一导电型的第一半导体区域；第二导电型的第二半导体区域，其位于第一半导体区域上，第二导电型是与第一导电型相反的导电型；第一导电型的第三半导体区域，其位于第二半导体区域上；第二导电型的第四半导体区域，其位于第一半导体区域上，且设置于与第二半导体区域相反的一侧；以及控制电极，其隔着绝缘膜而与第二半导体区域对置地配置，该二极管区域包括位于第一半导体区域上的第二导电型的第五半导体区域，第五半导体区域的杂质浓度比第二半导体区域的杂质浓度低。
[0012]专利技术效果
[0013]根据本专利技术，能够实现在不使IGBT的阈值、负载短路耐量降低的情况下降低了反向导通型IGBT的反向峰值电流(Irpeak)的半导体装置。
附图说明
[0014]图1是用于表示本专利技术的实施例1的剖视图。
[0015]图2是用于表示本专利技术的实施例1的杂质浓度分布的剖视图。
[0016]图3是表示本专利技术的实施例的半导体装置中的IGBT区域19的杂质浓度(虚线)和二极管区域20的杂质浓度(实线)的图。
[0017]图4是表示现有的半导体装置中的IGBT区域19的杂质浓度(虚线)和二极管区域20的杂质浓度(实线)的图。
[0018]附图标记的说明
[0019]1：漂移区域；2：基极区域；3：发射极区域；4：集电极区域；5：FS层；6：阳极区域；7：阴极接触区域；8：载流子蓄积层；9：接触区域；11：第二导电型(P型)的半导体区域；12：第一导电型(N型)的半导体区域；13：第一主电极；14：第二主电极；15：控制电极；16：辅助电极；17：绝缘膜；18：绝缘膜；19：IGBT区域；20：二极管区域；21：第一沟槽；22：第二沟槽。
具体实施方式
[0020]下面，参照附图对用于实施本专利技术的方式进行详细地说明。但是，本专利技术不受以下记载的任何限定。
[0021]参照附图对多个实施方式进行详细地说明。附图的记载是示意性的，厚度与尺寸的关系、各层的厚度、比率等也是一例，并不对专利技术的技术思想进行限定。另外，在附图彼此之间，彼此的尺寸的关系、比率有时也不同。在以下的说明中，在说明部件的位置关系时，“上部”、“下部”、“右侧”、“左侧”等基于参照的附图的朝向，根据需要进行使用，但并不限定专利技术的技术思想。另外，即使部件不接触，有时也会使用“上部”、“下部”、“右侧”、“左侧”等的说明。另外，“杂质浓度”表示有助于半导体的导电性的杂质元素的有效的浓度。例如，在半导体中含有成为施主的n型杂质元素和成为受主的p型杂质元素的情况下，将由于另一方的元素的抵消量除去后的一方的杂质元素的浓度定义为“杂质浓度”。此外，关于半导体层或半导体区域的杂质浓度，只要没有特别声明，则表示各半导体层或各半导体区域的最大杂质浓度。
[0022][实施例1][0023]对本专利技术的实施例1的半导体装置进行说明。图1是表示本专利技术的半导体装置的元件结构的图。半导体装置设置有IGBT区域19和FWD的二极管区域20，如图1的半导体装置所示，以被IGBT区域19夹着的方式设置有二极管区域20。此外，既可以交替地设置IGBT区域19和二极管区域20，也可以以俯视观察半导体装置时二极管区域20从外侧包围IGBT区域19的至少一部分的方式设置。
[0024]IGBT区域19具备第一导电型(N型)的漂移区域1、漂移区域1上的第二导电型(P型)的基极区域2、以及基极区域2上的第一导电型(N型)的发射极区域3。第一沟槽21以贯通基极区域2的方式形成，在第一沟槽21的侧壁形成有发射极区域3。
[0025]在漂移区域1的下方具备第二导电型(P型)的集电极区域4，在漂移区域1与集电极区域4之间具备杂质浓度比漂移区域1的杂质浓度高的第一导电型(N型)的场截止(FS)层5。在侧壁与发射极区域3相邻的第一沟槽21和与其相邻的第一沟槽21之间设置有杂质浓度比基极区域2的杂质浓度高的第二导电型(P型)的接触区域9。另外，杂质浓度比漂移区域1的
杂质浓度高的第一导电型(N型)的载流子蓄积层8设置在基极区域2与漂移区域1之间。
[0026]在第一沟槽21内隔着绝缘膜17具备控制电极15。第一主电极13与发射极区域3低电阻地电连接，第二主电极14与集电极区域4低电阻地电连接。接触区域9可以与第一主电极13电连接。
[0027]二极管区域20具备漂移区域1和漂移区域1上的第二导电型(P型)的阳极区域6。第二沟槽22以贯通阳极区域6的方式形成，在第二沟槽22的侧壁形成有第二导电型(P型)的半导体区域11。在相邻的第二沟槽22之间，与半导体区域11相邻地设置有杂质浓度比漂移区域1的杂质浓度高的第一导电型(N型)的半导体区域12。
[0028]在漂移区域1的下方代替集电极区域而设置有杂质浓度比FS层5的杂质浓度高的第一导电型(N型)的阴极接触区域7。阴极接触区域7设置在FS层5的下侧。
[0029]在第二沟槽22内隔着绝缘膜18具有辅助电极16。在图1的半导体装置中，辅助电极16与第一主电极13电连接。第一主电极13与半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，所述半导体装置具备IGBT区域以及二极管区域，所述IGBT区域包括：第一导电型的第一半导体区域；第二导电型的第二半导体区域，其位于所述第一半导体区域上，所述第二导电型是与第一导电型相反的导电型；第一导电型的第三半导体区域，其位于所述第二半导体区域上；第二导电型的第四半导体区域，其位于所述第一半导体区域上，且设置于与第二半导体区域相反的一侧；以及控制电极，其隔着绝缘膜而与第二半导体区域对置地配置，所述二极管区域包括位于所述第一半导体区域上的第二导电型的第五半导体区域，所述第五半导体区域的杂质浓度比所述第二半导体区域的杂质浓度低。2.根据权利要求1所述的半导体装置，其特征在于，在所述第一半导体区域与所述第二半导体区域之间包含杂质浓度比所述第一半导体区域的杂质浓度高的第六半导体区域，在...

【专利技术属性】
技术研发人员：花冈正行，
申请(专利权)人：三垦电气株式会社，
类型：发明
国别省市：