半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述半导体器件包括：绝缘基板；第一器件结构和第一保护层，所述第一器件结构形成于所述绝缘基板的第一表面，所述第一保护层覆盖所述第一器件结构；第二器件结构和第二保护层，所述第二器件结构形成于所述绝缘基板的第二表面，所述第二保护层覆盖所述第二器件结构。本发明专利技术的技术方案使得成本降低的同时，还使得器件性能得到提高。能得到提高。能得到提高。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]目前，对于不同种类器件的集成，例如双极高电子迁移率晶体管（BiHEMT）是采用单晶片工艺实现模组化，即在半导体衬底的同一面上形成异质结双极晶体管(Heterojunction Bipolar Transistor，HBT)和高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)，以降低封装成本，增加功能。
[0003]但是，HBT器件结构与HEMT器件结构集成在半导体衬底的同一面上会导致外延结构的层数增多、厚度增大，进而导致整个器件的散热困难，且导致HBT器件结构的性能下降（例如集电结电容Cbc过高）；并且，HBT器件结构与HEMT器件结构之间的高度差大，导致需要很厚的介电层覆盖HBT器件结构与HEMT器件结构后才能执行平坦化工艺，从而导致寄生电容高。
[0004]因此，需要对不同种类器件的集成工艺进行改进，以避免出现上述问题。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体器件及其制造方法，使得成本降低的同时，还使得器件性能得到提高。
[0006]为实现上述目的，本专利技术提供了一种半导体器件，包括：绝缘基板；第一器件结构和第一保护层，所述第一器件结构形成于所述绝缘基板的第一表面，所述第一保护层覆盖所述第一器件结构；第二器件结构和第二保护层，所述第二器件结构形成于所述绝缘基板的第二表面，所述第二保护层覆盖所述第二器件结构。
[0007]可选地，所述第一器件结构和所述第二器件结构不同；所述第一器件结构和所述第二器件结构为异质结双极晶体管、高电子迁移率晶体管、PN二极管或肖特基二极管。
[0008]可选地，所述异质结双极晶体管包括依次堆叠于所述绝缘基板上的集电层、基极层和发射层，所述基极层外围的集电层上形成有集电极，所述发射层外围的基极层上形成有基极，所述发射层上形成有发射极；所述高电子迁移率晶体管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层暴露出的肖特基层上形成有栅极，所述栅极两侧的所述接触层上分别形成有源极和漏极；所述PN二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层外围的肖特基层上形成有P电极，所述接触层上形成有N电极；所述肖特基二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层上形成有欧姆接触电极和肖特基接触电极。
[0009]可选地，所述绝缘基板的材质包括氮化镓、碳化硅或金刚石。
[0010]可选地，所述第一保护层和所述第二保护层的材质为绝缘材料。
[0011]本专利技术还提供一种半导体器件的制造方法，包括：提供一绝缘基板；形成第一外延结构于所述绝缘基板的第一表面，以及形成第二外延结构于所述绝缘基板的第二表面；基于所述第一外延结构形成第一器件结构，并形成第一保护层覆盖所述第一器件结构；以及，基于所述第二外延结构形成第二器件结构，并形成第二保护层覆盖所述第二器件结构。
[0012]可选地，在基于所述第一外延结构形成所述第一器件结构之前，所述半导体器件的制造方法还包括：分别形成牺牲层覆盖于所述第一外延结构和所述第二外延结构上。
[0013]可选地，所述第一器件结构和所述第二器件结构不同；所述第一器件结构和所述第二器件结构为异质结双极晶体管、高电子迁移率晶体管、PN二极管或肖特基二极管。
[0014]可选地，所述异质结双极晶体管包括依次堆叠于所述绝缘基板上的集电层、基极层和发射层，所述基极层外围的集电层上形成有集电极，所述发射层外围的基极层上形成有基极，所述发射层上形成有发射极；所述高电子迁移率晶体管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层暴露出的肖特基层上形成有栅极，所述栅极两侧的所述接触层上分别形成有源极和漏极；所述PN二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层外围的肖特基层上形成有P电极，所述接触层上形成有N电极；所述肖特基二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层上形成有欧姆接触电极和肖特基接触电极。
[0015]可选地，所述绝缘基板的材质包括氮化镓、碳化硅或金刚石。
[0016]可选地，所述第一保护层和所述第二保护层的材质为绝缘材料。
[0017]与现有技术相比，本专利技术的技术方案具有以下有益效果：1、本专利技术的半导体器件，由于第一器件结构形成于所述绝缘基板的第一表面，第二器件结构形成于所述绝缘基板的第二表面，实现了将第一器件结构与第二器件结构集成到同一绝缘基板上，降低了封装成本，且增加了功能；并且，所述半导体器件为倒装结构，使得无需执行焊线工艺，进而减少了焊线产生的寄生电感；并且，第一器件结构与第二器件结构分别集成在所述绝缘基板的两面，使得与集成在所述绝缘基板的同一面相比，节省了50%的器件面积，且第一器件结构与第二器件结构分别单独磊晶设计，不会影响器件性能；并且，能够在绝缘基板的第一表面和第二表面分别对应单独形成覆盖第一器件结构与覆盖第二器件结构的介电层，无需很厚的介电层来达到工艺平坦化，使得工艺更加简单，且降低寄生电容；并且，第一器件结构与第二器件结构产生的热能够通过绝缘基板散除，大幅提高散热能力，使得器件的性能得到提高。
[0018]2、本专利技术的半导体器件的制造方法，通过在绝缘基板的第一表面形成第一器件结构，在所述绝缘基板的第二表面形成第二器件结构，实现了将第一器件结构与第二器件结构集成到同一绝缘基板上，降低了封装成本，且增加了功能；并且，制造的半导体器件为倒装结构，使得无需执行焊线工艺，进而减少了焊线产生的寄生电感；并且，第一器件结构与
第二器件结构分别集成在所述绝缘基板的两面，使得与集成在所述绝缘基板的同一面相比，节省了50%的器件面积，且第一器件结构与第二器件结构分别单独磊晶设计，不会影响器件性能；并且，能够在绝缘基板的第一表面和第二表面分别对应单独形成覆盖第一器件结构与覆盖第二器件结构的介电层，无需很厚的介电层来达到工艺平坦化，使得工艺更加简单，且降低寄生电容；并且，第一器件结构与第二器件结构产生的热能够通过绝缘基板散除，大幅提高散热能力，使得器件的性能得到提高。
附图说明
[0019]图1是本专利技术实施例一的半导体器件的剖面示意图；图2是本专利技术实施例二的半导体器件的剖面示意图；图3是本专利技术实施例三的半导体器件的剖面示意图；图4是本专利技术一实施例的半导体器件的制造方法的流程图；图5~图9是图4所示的半导体器件的制造方法中的器件的剖面示意图。
[0020]其中，附图1~图9的附图标记说明如下：11
‑
绝缘基板；121
‑
第一外延层；122
‑
第二外延层；123
‑
第三外延层；124
‑
第四外延层；125
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：绝缘基板；第一器件结构和第一保护层，所述第一器件结构形成于所述绝缘基板的第一表面，所述第一保护层覆盖所述第一器件结构；第二器件结构和第二保护层，所述第二器件结构形成于所述绝缘基板的第二表面，所述第二保护层覆盖所述第二器件结构，所述第一器件结构和所述第二器件结构不同；所述第一器件结构和所述第二器件结构为异质结双极晶体管、高电子迁移率晶体管、PN二极管或肖特基二极管。2.如权利要求1所述的半导体器件，其特征在于，所述异质结双极晶体管包括依次堆叠于所述绝缘基板上的集电层、基极层和发射层，所述基极层外围的集电层上形成有集电极，所述发射层外围的基极层上形成有基极，所述发射层上形成有发射极；所述高电子迁移率晶体管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层暴露出的肖特基层上形成有栅极，所述栅极两侧的所述接触层上分别形成有源极和漏极；所述PN二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层外围的肖特基层上形成有P电极，所述接触层上形成有N电极；所述肖特基二极管包括依次堆叠于所述绝缘基板上的缓冲层、沟道层、肖特基层和接触层，所述接触层上形成有欧姆接触电极和肖特基接触电极。3.如权利要求1
‑
2中任一项所述的半导体器件，其特征在于，所述绝缘基板的材质包括氮化镓、碳化硅或金刚石。4.如权利要求1
‑
2中任一项所述的半导体器件，其特征在于，所述第一保护层和所述第二保护层的材质为绝缘材料。5.一种半导体器件的制造方法，其特征在于，包括：提供一绝缘基板；形成第一外延结构于所述绝缘基板的第一表面，以及形成第二外延结构于所述绝缘基板的第二表...

【专利技术属性】
技术研发人员：陈智伟，刘国安，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：