结型场效应晶体管制备方法及结型场效应晶体管技术

本发明专利技术涉及一种结型场效应晶体管制备方法及结型场效应晶体管。所述方法包括：在第一半导体材料层内形成三个依次排列的掺杂区，包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区；三个所述掺杂区的导电类型均与所述第一半导体材料层的导电类型相反，且所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度；在所述第一类型掺杂区中形成栅极；在所述第二类型掺杂区中分别形成源极和漏极。本发明专利技术所提供的结型场效应晶体管制备方法及结型场效应晶体管，具有更高的BV。的BV。的BV。

【技术实现步骤摘要】
结型场效应晶体管制备方法及结型场效应晶体管


[0001]本专利技术涉及半导体制造领域，特别是涉及一种结型场效应晶体管制备方法及结型场效应晶体管。

技术介绍

[0002]双极型晶体管
‑
互补金属氧化物半导体
‑
双扩散金属氧化物半导体场效应管(Bipolar
‑
CMOS
‑
DMOS，BCD)是一项重要的功率集成电路制造技术，主要是将双极型晶体管(Bipolar)，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)，双扩散金属氧化物半导体场效应管(Double
‑
dif fused Metal
‑
Oxide
–
Semiconductor，DMOS)等高压功率器件及各种电阻电容、二极管集成在同一芯片的工艺技术。BCD工艺具备在同一颗芯片上整合三种不同制造技术的优点：包括用于高精度处理模拟信号的双极型晶体管，用于设计数字控制电路的互补金属氧化物半导体晶体管和用于开发电源和高压开关器件的双扩散金属氧化物半导体晶体管。这种技术整合给芯片带来诸多优点，例如：提高可靠性，降低电磁干扰，缩小芯片面积。120V BCD工艺平台已被广泛用于移动设备，家用电器，显示器，汽车，数据中心等领域。
[0003]有时候，鉴于结型场效应晶体管(Junction Field
‑
Effect Transistor，JFET)的如下优点，BCD平台中也会寄生集成JFET：
[0004]1.JFET具有非常高的输入阻抗，这允许输入和输出电路之间的高度隔离。
[0005]2.JFET中不存在电子管和晶体管的固有噪声。
[0006]3.JFET具有负温度系数，从而减少了热失控的风险。
[0007]4.JFET具有非常高的功率增益，这消除了使用驱动级的必要性。
[0008]现有的JFET结构如图1所示。主要由P型衬底10，P型外延层9，N型沟道8，高掺杂的N型区5，N型沟道两端电极漏极1和源极3，P型区7、高掺杂的P型区6、引出电极栅极2和绝缘层4构成。此结构简单，但电场分布不均匀，在现有120V BCD平台上寄生集成时，击穿电压(Breakdown Voltage，BV)不够，或因为要提高BV而器件尺寸较大，不能满足目标要求。

技术实现思路

[0009]有鉴于此，本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种结型场效应晶体管制备方法及结型场效应晶体管。
[0010]为达到上述目的，本申请的技术方案是这样实现的：
[0011]第一方面，本申请实施例提供了一种结型场效应晶体管制备方法，所述方法包括：
[0012]在第一半导体材料层内形成三个依次排列的掺杂区，包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区；三个所述掺杂区的导电类型均与所述第一半导体材料层的导电类型相反，且所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度；
[0013]在所述第一类型掺杂区中形成栅极；在所述第二类型掺杂区中分别形成源极和漏
极。
[0014]可选地，所述第二类型掺杂区的掺杂深度大于所述第一类型掺杂区的掺杂深度；所述掺杂深度为所述掺杂区的底部至所述第一半导体材料层的顶表面的距离。
[0015]可选地，所述在第一半导体材料层内形成三个依次排列的掺杂区之后，所述方法包括：
[0016]在预设形成漏极的所述第二类型掺杂区的上表面的部分区域形成第一绝缘层，所述第一绝缘层位于所述漏极和所述栅极之间。
[0017]可选地，所述在预设形成漏极的所述第二类型掺杂区的上表面的部分区域形成第一绝缘层之后，所述方法包括：
[0018]形成第一导电材料层，所述第一导电材料层一端覆盖所述第一绝缘层的部分区域，另一端沿所述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。
[0019]可选地，所述第一导电材料层包括相互隔开的第一部和第二部，所述第一部位于所述第一绝缘层的上方，所述第二部的一端覆盖所述第一绝缘层的部分区域，另一端沿所述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。
[0020]可选地，所述方法还包括：
[0021]形成第二绝缘层，所述第二绝缘层覆盖所述第一类型掺杂区、所述第二类型掺杂区、所述第一绝缘层和所述第一导电材料层；
[0022]在所述第二绝缘层的表面、且纵向对应所述第一导电材料层之处，形成第二导电材料层，所述纵向为所述第一半导体材料层的厚度方向。
[0023]第二方面，本申请实施例提供了一种结型场效应晶体管，包括：
[0024]第一半导体材料层；
[0025]第一类型掺杂区，形成在所述第一半导体材料层内，导电类型与所述第一半导体材料层的导电类型相反；
[0026]第二类型掺杂区，形成在所述第一半导体材料层内，在所述第一类型掺杂区的两侧各有一个；所述第二类型掺杂区的导电类型与所述第一类型掺杂区的导电类型相同；所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度；
[0027]栅极，形成于所述第一类型掺杂区内；
[0028]源极，形成于其中一个所述第二类型掺杂区内；
[0029]漏极，形成于所述源极之外的另一个所述第二类型掺杂区内。
[0030]可选地，所述第二类型掺杂区的掺杂深度大于所述第一类型掺杂区的掺杂深度；所述掺杂深度为所述掺杂区的底部至所述第一半导体材料层的顶表面的距离。
[0031]可选地，所述结型场效应晶体管还包括：
[0032]第一绝缘层，形成于所述第二类型掺杂区的上表面的部分区域，并位于所述漏极和所述栅极之间。
[0033]可选地，所述结型场效应晶体管还包括：
[0034]第一导电材料层，一端覆盖所述第一绝缘层的部分区域，另一端沿所述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。
[0035]可选地，所述第一导电材料层包括相互隔开的第一部和第二部，所述第一部位于所述第一绝缘层的上方，所述第二部的一端覆盖所述第一绝缘层的部分区域，另一端沿所
述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。
[0036]可选地，所述结型场效应晶体管还包括：
[0037]第二绝缘层，覆盖所述第一类型掺杂区、所述第二类型掺杂区、所述第一绝缘层和所述第一导电材料层；
[0038]第二导电材料层，形成于所述第二绝缘层的表面、且纵向对应所述第一导电材料层之处，所述纵向为所述第一半导体材料层的厚度方向。
[0039]本申请实施例所提供的一种结型场效应晶体管制备方法及结型场效应晶体管，所述方法包括：在第一半导体材料层内形成三个依次排列的掺杂区，包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区；三个所述掺杂区的导电类本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结型场效应晶体管制备方法，其特征在于，所述方法包括：在第一半导体材料层内形成三个依次排列的掺杂区，包括中间的第一类型掺杂区和所述第一类型掺杂区两侧的第二类型掺杂区；三个所述掺杂区的导电类型均与所述第一半导体材料层的导电类型相反，且所述第二类型掺杂区的掺杂浓度小于所述第一类型掺杂区的掺杂浓度；在所述第一类型掺杂区中形成栅极；在所述第二类型掺杂区中分别形成源极和漏极。2.根据权利要求1所述的结型场效应晶体管制备方法，其特征在于，所述第二类型掺杂区的掺杂深度大于所述第一类型掺杂区的掺杂深度；所述掺杂深度为所述掺杂区的底部至所述第一半导体材料层的顶表面的距离。3.根据权利要求1或2所述的结型场效应晶体管制备方法，其特征在于，所述在第一半导体材料层内形成三个依次排列的掺杂区之后，所述方法包括：在预设形成漏极的所述第二类型掺杂区的上表面的部分区域形成第一绝缘层，所述第一绝缘层位于所述漏极和所述栅极之间。4.根据权利要求3所述的结型场效应晶体管制备方法，其特征在于，所述在预设形成漏极的所述第二类型掺杂区的上表面的部分区域形成第一绝缘层之后，所述方法包括：形成第一导电材料层，所述第一导电材料层一端覆盖所述第一绝缘层的部分区域，另一端沿所述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。5.根据权利要求4所述的结型场效应晶体管制备方法，其特征在于，所述第一导电材料层包括相互隔开的第一部和第二部，所述第一部位于所述第一绝缘层的上方，所述第二部的一端覆盖所述第一绝缘层的部分区域，另一端沿所述漏极至所述栅极的方向向所述栅极延伸，并接触所述第一类型掺杂区。6.根据权利要求5所述的结型场效应晶体管制备方法，其特征在于，所述方法还包括：形成第二绝缘层，所述第二绝缘层覆盖所述第一类型掺杂区、所述第二类型掺杂区、所述第一绝缘层和所述第一导电材料层；在所述第二绝缘层的表面、且纵向对应所述第一导电材料层之处，形成第二导电材料层，所述纵向为所述第一半导...

【专利技术属性】
技术研发人员：何隽，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：