一种多通道沟槽型MOS器件及其制作方法技术

本发明专利技术提供一种多通道沟槽型MOS器件及其制作方法，所述多通道沟槽型MOS器件包括：衬底；外延层，设置于所述衬底上，所述外延层中形成有多个第一器件单元和多个第二器件单元，所述第一器件单元和所述第二器件单元交替排列，其中：每个所述第一器件单元包括一个屏蔽区以及围绕所述屏蔽区的四个沟槽栅极，所述沟槽栅极内形成源区；每个所述第二器件单元包括一个沟槽栅极以及围绕所述沟槽栅极的四个屏蔽区，所述沟槽栅极内形成源区。本发明专利技术通过交替排列第一器件单元和所述第二器件单元，使得在沿第一方向的第一剖面上，屏蔽区与沟槽栅极交替设置，从而缩短了屏蔽区之间的间距，能够增加器件的浪涌能力，以及提高器件的耐压性和可靠性。性。性。

【技术实现步骤摘要】
一种多通道沟槽型MOS器件及其制作方法


[0001]本专利技术涉及半导体
，具体而言涉及一种多通道沟槽型MOS器件及其制作方法。

技术介绍

[0002]平面型MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，金氧半场效晶体管)通过缩小元胞尺寸而降低导通电阻，但已经到达平面型MOSFET的极限。采用沟槽型MOSFET使沟道电流从横向变成纵向，能够大大地提高元胞密度，显著降低导通电阻。
[0003]但是，沟槽结构将击穿电场区域暴露在沟槽底部，使得沟槽型MOSFET的耐压能力和抗浪涌电压能力下降，特别在高电压、大电流适用领域，尤其明显。
[0004]因此，提高沟槽型MOSFET的耐压能力和抗浪涌电压能力，以提高器件的可靠性，显得非常重要。

技术实现思路

[0005]在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]针对目前存在的问题，本专利技术一方面提供一种多通道沟槽型MOS器件，包括：衬底；外延层，设置于所述衬底上，所述外延层中形成有多个第一器件单元和多个第二器件单元，所述第一器件单元和所述第二器件单元交替排列，其中：每个所述第一器件单元包括一个屏蔽区以及围绕所述屏蔽区的四个沟槽栅极，所述沟槽栅极内形成源区；每个所述第二器件单元包括一个沟槽栅极以及围绕所述沟槽栅极的四个屏蔽区，所述沟槽栅极内形成源区。
[0007]示例性地，在沿第一方向的第一剖面上，所述屏蔽区与所述沟槽栅极交替设置。
[0008]示例性地，在沿第一方向的第二剖面上，所述沟槽栅极与所述源区交替设置。
[0009]示例性地，在沿第二方向的剖面上，相邻的屏蔽区之间设置有所述沟槽栅极和所述源区，所述第二方向与所述第一方向的夹角为45
°
。
[0010]示例性地，所述屏蔽区具有第一导电类型，所述源区具有第二导电类型。
[0011]示例性地，所述外延层中还形成有阱区，所述阱区具有第一导电类型，所述源区形成于所述阱区内。
[0012]示例性地，所述屏蔽区为正四边形，所述沟槽栅极为正八边形，所述屏蔽区的边长与所述沟槽栅极的边长相等。
[0013]示例性地，所述多个重复排列的器件单元形成(11
‑
20)方向和(1
‑
100)方向的双沟道，所述第一方向包括(11
‑
20)方向或(1
‑
100)方向。
[0014]本专利技术再一方面还提供一种多通道沟槽型MOS器件的制作方法，包括：提供衬底，在所述衬底上形成外延层；执行第一离子注入，以在所述外延层的顶部形成源区；执行第二
离子注入，以在所述外延层的顶部形成屏蔽区；蚀刻所述源区与所述屏蔽区之间的外延层以在外延层中形成沟槽；填充所述沟槽以形成沟槽栅极；其中，所述外延层中形成有多个第一器件单元和多个第二器件单元，所述第一器件单元和所述第二器件单元交替排列，其中：每个所述第一器件单元包括一个屏蔽区以及围绕所述屏蔽区的四个沟槽栅极，所述沟槽栅极内形成源区；每个所述第二器件单元包括一个沟槽栅极以及围绕所述沟槽栅极的四个屏蔽区，所述沟槽栅极内形成源区。
[0015]示例性地，在形成所述源区之前还包括形成阱区的步骤，所述源区形成在所述阱区内。
[0016]本专利技术的多通道沟槽型MOS器件，通过交替排列第一器件单元和所述第二器件单元，使得在沿第一方向的第一剖面上，屏蔽区与沟槽栅极交替设置，即相邻的屏蔽区之间仅需跨过所述沟槽栅极而无需跨过所述源区，从而缩短了屏蔽区之间的间距，所形成的多沟道界面能够增大单位电流；在器件关断时，电路中存在的感应电流可以通过屏蔽区流出器件，从而避免器件烧毁，增加器件的浪涌能力；且通过屏蔽区能够发生有效的电场耦合，从而保护栅氧，降低电场强度，提高器件的耐压性和可靠性。
附图说明
[0017]本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。
[0018]附图中：
[0019]图1A示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的局部俯视示意图；
[0020]图1B示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的沿第一方向的第一剖面的示意图；
[0021]图1C示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的沿第一方向的第二剖面的示意图；
[0022]图1D示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的沿第二方向的剖面的示意图；
[0023]图1E示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的沿图1A所示的折线的剖面的示意图。
[0024]图2示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件的制作方法的流程图；
[0025]图3A至图3H示出了本专利技术一个具体实施方式的多通道沟槽型MOS器件依次实施所获得结构的剖面示意图。
具体实施方式
[0026]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。
[0027]应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0028]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0029]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道沟槽型MOS器件，其特征在于，包括：衬底；外延层，设置于所述衬底上，所述外延层中形成有多个第一器件单元和多个第二器件单元，所述第一器件单元和所述第二器件单元交替排列，其中：每个所述第一器件单元包括一个屏蔽区以及围绕所述屏蔽区的四个沟槽栅极，所述沟槽栅极内形成源区；每个所述第二器件单元包括一个沟槽栅极以及围绕所述沟槽栅极的四个屏蔽区，所述沟槽栅极内形成源区。2.如权利要求1所述的多通道沟槽型MOS器件，其特征在于，在沿第一方向的第一剖面上，所述屏蔽区与所述沟槽栅极交替设置。3.如权利要求2所述的多通道沟槽型MOS器件，其特征在于，在沿第一方向的第二剖面上，所述沟槽栅极与所述源区交替设置。4.如权利要求3所述的多通道沟槽型MOS器件，其特征在于，在沿第二方向的剖面上，相邻的屏蔽区之间设置有所述沟槽栅极和所述源区，所述第二方向与所述第一方向的夹角为45
°
。5.如权利要求1所述的多通道沟槽型MOS器件，其特征在于，所述屏蔽区具有第一导电类型，所述源区具有第二导电类型。6.如权利要求5所述的多通道沟槽型MOS器件，其特征在于，所述外延层中还形成有阱区，所述阱区具有第一导电类型，所述源区形成于所述阱区内。7.如权利要求1所述的多通道沟槽型MOS器件，其...

【专利技术属性】
技术研发人员：李翔，丛茂杰，谢志平，梁新颖，张渝剀，
申请(专利权)人：中芯越州集成电路制造绍兴有限公司，
类型：发明
国别省市：