【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
[0003]现代集成电路包括形成在半导体衬底上的晶体管、电容器和其它器件。在衬底上，这些器件最初彼此隔离，随后通过互连结构实现互连，从而形成功能电路。典型的互连结构包括横向互连结构(例如：金属互连线)，以及垂直互连结构(例如：通孔互连结构和接触件)。
[0004]掩埋电源轨(buried power rail，BPR)结构是一种设置于衬底中的互连结构，掩埋电源轨在前段(front end of line，FEOL)制程中形成，通过掩埋电源轨向集成电路供电。其中，掩埋电源轨可以用于作为Vdd电源线或Vss电源线。
技术实现思路
[0005]本专利技术实施例解决的问...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括第一器件单元区和第二器件单元区；鳍部，分立于所述第一器件单元区和第二器件单元区的所述衬底上；掩埋式电源轨，位于所述第一器件单元区和第二器件单元区交界处的衬底中，所述掩埋式电源轨凸出于所述衬底顶部，且顶部低于所述鳍部顶部；阻挡层，位于所述鳍部之间的掩埋式电源轨顶部，所述阻挡层与两侧的鳍部相间隔；隔离层，位于所述鳍部和掩埋式电源轨露出的所述衬底上，所述隔离层覆盖所述鳍部的部分侧壁，且还覆盖所述阻挡层露出的掩埋式电源轨顶部；栅极结构，横跨所述隔离层露出的鳍部，且覆盖所述鳍部的部分顶部和部分侧壁；源漏掺杂层，位于所述栅极结构两侧的鳍部中；第一互连插塞，位于所述第一器件单元区中的所述源漏掺杂层的顶部，且所述第一互连插塞与所述源漏掺杂层电连接；第二互连插塞，位于所述第二器件单元区中的所述源漏掺杂层的顶部，并从所述源漏掺杂层的侧部向下延伸至所述掩埋式电源轨的顶部，所述第二互连插塞与所述源漏掺杂层以及所述掩埋式电源轨电连接，所述第一互连插塞和第二互连插塞之间通过所述阻挡层相隔离。2.如权利要求1所述的半导体结构，其特征在于，所述隔离层包括：第一隔离层，位于所述鳍部和掩埋式电源轨露出的所述衬底上，且覆盖所述鳍部的部分侧壁；第二隔离层，位于所述阻挡层露出的所述掩埋式电源轨的顶部，且所述第二隔离层的顶部与所述第一隔离层的顶部齐平。3.如权利要求1所述的半导体结构，其特征在于，所述栅极结构还横跨所述阻挡层的部分顶部和部分侧壁。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述源漏掺杂层露出的所述第一隔离层和第二隔离层上，且所述层间介质层覆盖所述源漏掺杂层的顶部；所述第一互连插塞和第二互连插塞分别位于相对应源漏掺杂层顶部的层间介质层中。5.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料包括SiC、BN和BCN中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，以与所述鳍部的延伸方向相垂直的方向为横向，所述阻挡层的横向尺寸为1纳米至8纳米。7.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的高度为100纳米至400纳米。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底，包括第一器件单元区和第二器件单元区，所述衬底上形成有分立的鳍部，所述第一器件单元区和第二器件单元区的交界处的衬底中形成有掩埋式电源轨，所述掩埋式电源轨凸出于所述衬底顶部，且顶部低于所述鳍部顶部；在所述鳍部之间的掩埋式电源轨顶部形成阻挡层，所述阻挡层与两侧的鳍部相间隔；形成所述阻挡层后，在所述衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且还覆盖所述掩埋式电源轨的顶部；
在所述隔离层的顶部形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部中形成源漏掺杂层；在所述第一器件单元区的源漏掺杂层的顶部形成第一互连插塞，所述第一互连插塞与所述源漏掺杂层电连接；在所述第二器件单元区的源漏掺杂层的顶部形成第二互连插塞，所述第二互连插塞还从所述源漏掺杂层的侧部向下延伸至所述掩埋式电源轨的顶部，所述第二互连插塞与所述源漏掺杂层以及所述掩埋式电源轨电连接。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述提供衬底的步骤中，所述掩埋式电源轨和鳍部露出的衬底上还形成有第一隔离材料层，所述第一...
【专利技术属性】
技术研发人员：苏博，赵振阳，纪世良，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。