半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供基底，包括衬底、以及位于衬底上的鳍部，衬底包括第一器件区和第二器件区，第一器件区的器件工作电压小于第二器件区的器件工作电压，鳍部沿延伸方向包括沟道区；在第二器件区中，对沟道区的鳍部进行减薄处理；在基底上形成横跨沟道区的鳍部的伪栅结构，包括栅氧化层、以及覆盖栅氧化层的伪栅层；在伪栅层两侧的鳍部中形成源漏掺杂层；在衬底上形成层间介质层，露出伪栅层顶部；去除第一器件区的伪栅结构和第二器件区的伪栅层，形成栅极开口；在栅极开口中形成栅极结构。本发明专利技术减小沟道区的鳍部宽度，以增大相邻沟道区的鳍部之间的空间，从而提高栅极结构的形成质量。提高栅极结构的形成质量。提高栅极结构的形成质量。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(Fin Field
‑
Effect Transistor，FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底，包括第一器件区和第二器件区，所述第一器件区的器件工作电压小于所述第二器件区的器件工作电压；鳍部，分别位于所述第一器件区和第二器件区的衬底上，沿所述鳍部的延伸方向，所述鳍部包括沟道区、以及位于所述沟道区两侧的非沟道区，部分高度的所述鳍部作为底部鳍部，剩余高度的所述鳍部作为有效鳍部，所述有效鳍部位于所述底部鳍部的顶部，其中，所述第二器件区中沟道区的有效鳍部侧壁相对于同侧的非沟道区的鳍部侧壁向内缩进，所述第二器件区中沟道区的有效鳍部宽度小于非沟道区的鳍部宽度，且所述第一器件区中沟道区的有效鳍部宽度大于所述第二器件区中沟道区的有效鳍部宽度；隔离层，位于所述鳍部侧部的所述衬底上，所述隔离层覆盖所述底部鳍部的侧壁，且露出所述有效鳍部；栅极结构，位于所述隔离层上且横跨所述有效鳍部，所述栅极结构包括覆盖所述沟道区的有效鳍部顶部和侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层，所述第二器件区的栅介质层厚度大于所述第一器件区的栅介质层厚度；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的有效鳍部中，且位于所述侧墙远离所述栅极结构的一侧。
[0006]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底、以及位于所述衬底上的鳍部，所述衬底包括第一器件区和第二器件区，所述第一器件区的器件工作电压小于所述第二器件区的器件工作电压，沿所述鳍部的延伸方向，所述鳍部包括沟道区；在所述第二器件区中，对所述沟道区的鳍部进行减薄处理，用于减小所述沟
道区的鳍部的宽度；对所述沟道区的鳍部进行减薄处理后，在所述基底上形成伪栅结构，所述伪栅结构横跨所述沟道区的鳍部，并覆盖所述沟道区的鳍部的部分顶部和部分侧壁，所述伪栅结构包括栅氧化层、以及覆盖所述栅氧化层的伪栅层；在所述伪栅层两侧的鳍部中形成源漏掺杂层；在所述衬底上形成覆盖所述源漏掺杂层的层间介质层，所述层间介质层覆盖所述伪栅层的侧壁并露出所述伪栅层的顶部；去除所述第一器件区的伪栅结构、以及所述第二器件区的伪栅层，在所述层间介质层中形成栅极开口；在所述栅极开口中形成栅极结构。
[0007]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0008]本专利技术实施例提供的半导体结构中，所述第一器件区的器件工作电压小于所述第二器件区的器件工作电压，通过使所述第二器件区中，所述沟道区的有效鳍部侧壁相对于同侧的所述非沟道区的鳍部侧壁向内缩进，以减小所述第二器件区中沟道区的有效鳍部宽度，相应增大相邻沟道区的鳍部之间的空间，从而在所述第二器件区的栅介质层厚度相应大于所述第一器件区的栅介质层厚度的情况下，增大了在第二器件区中形成栅电极层的工艺窗口，提高了栅电极层在鳍部之间的覆盖能力或填充能力，进而有利于提高栅极结构的形成质量，而且，在所述第二器件区中，所述沟道区的有效鳍部侧壁相对于同侧的所述沟道区的底部鳍部侧壁向内缩进，也就是说，仅减小了所述沟道区的有效鳍部的宽度，源漏掺杂层位于栅极结构两侧的有效鳍部中，由于未减小所述非沟道区的鳍部宽度，这相应减小了对源漏掺杂层的影响，从而有利于确保源漏掺杂层的形成质量和体积，进而确保所述源漏掺杂层的性能；综上，本专利技术实施例提高了半导体结构的性能。
[0009]本专利技术实施例提供的半导体结构的形成方法中，第一器件区的器件工作电压小于第二器件区的器件工作电压，在层间介质层中形成栅极开口时，去除所述第一器件区的伪栅结构、以及所述第二器件区的伪栅层，也即所述第二器件区的栅极开口中保留栅氧化层，栅氧化层作为器件的栅介质层的一部分，这使得所述第二器件区的栅介质层厚度大于所述第一器件区的栅介质层厚度，因此，在基底上形成伪栅结构之前，在所述第二器件区中，对所述沟道区的鳍部进行减薄处理，用于减小所述沟道区的鳍部的宽度，以增大相邻沟道区的鳍部之间的空间，从而增大了在第二器件区的栅极开口中形成栅极结构的工艺窗口，提高了栅极结构在鳍部之间的覆盖能力或填充能力，进而有利于提高栅极结构的形成质量，而且，仅对所述沟道区的鳍部进行减薄处理，不对所述非沟道区的鳍部进行减薄处理，使所述非沟道区的鳍部维持初始宽度，源漏掺杂层形成于伪栅层两侧的鳍部中，也即源漏掺杂层形成于所述非沟道区的鳍部中，由于未减小所述非沟道区的鳍部宽度，这相应减小了对源漏掺杂层的影响，从而有利于确保源漏掺杂层的形成质量和体积，进而确保所述源漏掺杂层的性能；综上，本专利技术实施例提高了半导体结构的性能。
附图说明
[0010]图1是一种半导体结构的结构示意图；
[0011]图2至图5是本专利技术半导体结构一实施例的结构示意图；
[0012]图6至图37是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0013]目前半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0014]图1是一种半导体结构的结构示意图。
[0015]所述半导体结构包括：衬底10；鳍部20，凸立于所述衬底10上；隔离层30，位于所述鳍部20侧部的所述衬底10上，所述隔离层30覆盖所述鳍部20的部分侧壁；栅极结构40，位于所述隔离层30上，所述栅极结构40横跨所述鳍部20并覆盖所述鳍部20的部分的顶部和部分侧壁，所述栅极结构40包括栅介质层41、以及覆盖所述栅介质层41的栅电极层42。
[0016]在实际工艺中，所述衬底10通常包括多个器件区，分别用于形成不同工作电压的器件，例如，所述衬底10包括用于形成核心器件的核心区、以及用于形成高压器件的高压区，高压器件的工本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，包括第一器件区和第二器件区，所述第一器件区的器件工作电压小于所述第二器件区的器件工作电压；鳍部，分别位于所述第一器件区和第二器件区的衬底上，沿所述鳍部的延伸方向，所述鳍部包括沟道区、以及位于所述沟道区两侧的非沟道区，部分高度的所述鳍部作为底部鳍部，剩余高度的所述鳍部作为有效鳍部，所述有效鳍部位于所述底部鳍部的顶部，其中，所述第二器件区中沟道区的有效鳍部侧壁相对于同侧的非沟道区的鳍部侧壁向内缩进，所述第二器件区中沟道区的有效鳍部宽度小于非沟道区的鳍部宽度，且所述第一器件区中沟道区的有效鳍部宽度大于所述第二器件区中沟道区的有效鳍部宽度；隔离层，位于所述鳍部侧部的所述衬底上，所述隔离层覆盖所述底部鳍部的侧壁，且露出所述有效鳍部；栅极结构，位于所述隔离层上且横跨所述有效鳍部，所述栅极结构包括覆盖所述沟道区的有效鳍部顶部和侧壁的栅介质层、以及覆盖所述栅介质层的栅电极层，所述第二器件区的栅介质层厚度大于所述第一器件区的栅介质层厚度；侧墙，位于所述栅极结构的两侧并覆盖所述栅极结构的侧壁；源漏掺杂层，位于所述栅极结构两侧的有效鳍部中，且位于所述侧墙远离所述栅极结构的一侧。2.如权利要求1所述的半导体结构，其特征在于，在所述第二器件区中，所述沟道区的有效鳍部侧壁相对于同侧的所述沟道区的底部鳍部侧壁向内缩进。3.如权利要求1所述的半导体结构，其特征在于，所述沟道区的有效鳍部侧壁相对于同侧的所述非沟道区的鳍部侧壁向内缩进1纳米至3纳米。4.如权利要求1所述的半导体结构，其特征在于，沿所述鳍部的延伸方向，所述第一器件区中的相邻所述栅极结构具有第一节距，所述第二器件区中的相邻所述栅极结构具有第二节距，所述第二节距至少为所述第一节距的两倍。5.如权利要求1所述的半导体结构，其特征在于，所述栅介质层的材料包括HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、SiO2和La2O3中的一种或多种；所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括硅、锗、锗化硅、碳化硅、砷化镓、镓化铟、绝缘体上的硅或绝缘体上的锗。7.如权利要求1所述的半导体结构，其特征在于，所述鳍部的材料包括硅、锗化硅、锗或
Ⅲ‑Ⅴ
族半导体材料。8.如权利要求1所述的半导体结构，其特征在于，所述隔离层的材料包括氧化硅、氮化硅、氮氧化硅和碳氮氧化硅中的一种或多种。9.如权利要求1所述的半导体结构，其特征在于，所述第一器件区用于形成核心器件，所述第...

【专利技术属性】
技术研发人员：郑二虎，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：