具有嵌入气隙的FINFET器件及其制造方法技术

一种半导体器件，包括：设置在衬底上方的第一栅极结构。第一栅极结构沿第一方向延伸。第二栅极结构设置在衬底上方。第二栅极结构沿第一方向延伸。介电材料设置在第一栅极结构与第二栅极结构之间。气隙设置在介电材料内。本发明专利技术实施例涉及具有嵌入气隙的FINFET器件及其制造方法。其制造方法。其制造方法。

【技术实现步骤摘要】
具有嵌入气隙的FINFET器件及其制造方法
[0001]本申请是于2018年05月09日提交的申请号为201810437451.X的题为“具有嵌入气隙的FINFET器件及其制造方法”的中国专利技术专利的分案申请。


[0002]本专利技术实施例涉及具有嵌入气隙的FINFET器件及其制造方法。

技术介绍

[0003]半导体工业已经进入到纳米技术工艺节点来追求更高的器件密度、更高的性能和更低的成本。随着这种进展的发生，来自制造和设计问题的挑战已经引起诸如鳍式场效应晶体管(FinFET)器件的三维设计的发展。利用从衬底延伸的薄“鳍”(或鳍式结构)来制造典型的FinFET器件。鳍通常包括硅并且形成晶体管器件的主体。在这个垂直鳍中形成晶体管的沟道。在鳍上方(例如，环绕)提供栅极。这种类型的栅极允许更好地控制沟道。FinFET器件的其它优点包括减少短沟道效应和更高的电流。
[0004]然而，传统FinFET器件仍然可能具有某些缺陷。例如，制造FinFET器件可以包括栅极替换工艺。由于部件尺寸不断减小，用于栅极替换工艺的一些步骤的小工艺窗口可能导致泄漏和/或其它缺陷。
[0005]因此，尽管现有的FinFET器件及其制造通常已经足够用于其预期的目的，但是在各个方面并不完全令人满意。

技术实现思路

[0006]根据本专利技术的一些实施例，提供了一种半导体器件，包括：第一栅极结构，设置在衬底上方，所述第一栅极结构沿第一方向延伸；第二栅极结构，设置在所述衬底上方，所述第二栅极结构沿所述第一方向延伸；介电材料，设置在所述第一栅极结构与所述第二栅极结构之间；以及气隙，设置在所述介电材料内。
[0007]根据本专利技术的另一些实施例，还提供了一种半导体器件，包括：第一鳍结构和第二鳍结构，均突出于衬底上方，其中，所述第一鳍结构和所述第二鳍结构均沿第一方向延伸；第一栅极结构和第二栅极结构，分别位于所述第一鳍结构和所述第二鳍结构上方并且部分地包裹环绕所述第一鳍结构和所述第二鳍结构，其中，所述第一栅极结构和所述第二栅极结构均沿第二方向延伸，所述第二方向垂直于所述第一方向；第一介电材料，位于所述第一栅极结构和所述第二栅极结构之间；以及空隙，嵌入在所述第一介电材料中。
[0008]根据本专利技术的又一些实施例，还提供了一种形成半导体器件的方法，包括：在衬底上方形成伪栅极层；在所述伪栅极层上方形成图案化的掩模，所述图案化的掩模包括开口；蚀刻所述开口至所述伪栅极层内，其中，所述图案化的掩模在蚀刻期间用作保护掩模；对由所述开口暴露的所述伪栅极层的部分执行横向蚀刻工艺，其中，所述横向蚀刻工艺蚀刻掉所述伪栅极层而不影响所述图案化的掩模；在横向蚀刻之后，在所述开口中形成介电材料，其中，在所述介电材料中形成气隙；在形成所述气隙之后，去除所述图案化的掩模和在所述
图案化的掩模上方形成的介电材料的部分；以及用含金属栅极替换所述伪栅极层。
附图说明
[0009]当结合附图进行阅读时，从以下详细描述可更好地理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0010]图1是示例性FinFET器件的立体图。
[0011]图2A至图8A是根据本专利技术的各个实施例的处于不同制造阶段的FinFET器件的顶视图。
[0012]图2B至图8B是根据本专利技术的各个实施例的处于不同制造阶段的FinFET器件的截面图。
[0013]图9至图12示出了根据本专利技术的各个实施例的气隙的顶视图。
[0014]图13至图15示出了根据本专利技术的各个实施例的气隙的截面图。
[0015]图16是根据本专利技术的实施例的用于制造FinFET器件的方法的流程图。
具体实施方式
[0016]应该理解，以下公开内容提供了许多用于实现本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例，以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为了简化和清楚的目的，可以以不同比例任意绘制各个部件。
[0017]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。例如，如果将图中的器件翻过来，则描述为在其它元件或部件“下部”或“之下”的元件将被定位于在其它元件或部件“上方”。因此，示例性术语“在...下方”可包括“在...上方”和“在...下方”的方位。装置可以以其它方式定向(旋转90度或在其它方位)，并且本文使用的空间相对描述符可以同样地作相应的解释。
[0018]本专利技术涉及但不限于鳍式场效应晶体管(FinFET)器件。例如，FinFET器件可以是包括P型金属氧化物半导体FinFET器件和N型金属氧化物半导体FinFET器件的互补金属氧化物半导体(CMOS)器件。以下公开将继续以一个或多个FinFET为例来描述本专利技术的各个实施例。然而应当理解，除非权利要求特别声明，否则本申请不应限制于器件的特定类型。
[0019]FinFET器件的使用已经在半导体行业越来越受欢迎。参照图1，示出了示例性FinFET器件50的立体图。FinFET器件50是在衬底(诸如块状衬底)上方构建的非平面多栅极晶体管。薄的含硅“鳍式”结构(在下文中被称为“鳍”)形成FinFET器件50的主体。鳍结构沿着图1所示的X方向延伸。鳍结构具有沿Y方向测量的鳍宽度W
鳍
，Y方向与X方向正交。FinFET器件50的栅极结构60部分地环绕该鳍结构，例如围绕鳍结构的顶面和相对的侧壁表面。因
此，栅极结构60的一部分在Z方向上位于鳍结构上方，Z方向与X方向和Y方向都正交。
[0020]L
G
表示沿X方向测量的栅极结构60的长度(或宽度，取决于视角)。栅极结构60可以包括栅电极组件60A和栅极电介质组件60B。栅极电介质60B具有在Y方向上测量的厚度t
ox
。栅极结构60的一部分位于诸如浅沟槽隔离(STI)的介电隔离结构上方。在鳍结构的延伸部分中在栅极结构60的相对侧上形成FinFET器件50的源极70和漏极80。被栅极结构60包裹环绕的鳍结构的一部分用作FinFET器件50的沟道。FinFET器件50的有效沟道长度由鳍结构的尺寸确定。
[0021]与传统金属氧化物半导体场效应晶体管(MOSFET)器件(也称为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一栅极结构，设置在衬底上方，所述第一栅极结构沿第一方向延伸；第二栅极结构，设置在所述衬底上方，所述第二栅极结构沿所述第一方向延伸；一对栅极间隔件，设置在所述第一栅极结构和所述第二栅极结构的两侧；介电材料，设置在所述第一栅极结构与所述第二栅极结构之间并且所述介电材料的外边界与所述第一栅极结构以及所述第二栅极结构直接接触，所述介电材料还设置在所述一对栅极间隔件之间，在俯视图中，所述介电材料的所述外边界沿所述第一方向的尺寸变化并且在中间位置处具有最大尺寸；气隙，设置在所述介电材料内，所述气隙具有圆形或椭圆形的顶视轮廓；以及高k电介质或金属，设置在所述介电材料内并且部分地填充所述气隙。2.根据权利要求1所述的半导体器件，其中，所述高k电介质或所述金属限定所述气隙的外边界。3.根据权利要求1所述的半导体器件，其中，所述第一栅极结构和所述第二栅极结构在所述第一方向上彼此分隔开。4.根据权利要求1所述的半导体器件，还包括：第一鳍结构，从所述衬底向上突出，其中，所述第一栅极结构部分地包裹环绕所述第一鳍结构；以及第二鳍结构，从所述衬底向上突出，其中，所述第二栅极结构部分地包裹环绕所述第二鳍结构。5.根据权利要求4所述的半导体器件，其中，所述第一鳍结构和所述第二鳍结构均沿第二方向延伸，所述第二方向不同于所述第一方向。6.根据权利要求1所述的半导体器件，其中，所述第一栅极结构和所述第二栅极结构均包括高k栅极电介质和金属栅电极。7.根据权利要求1所述的半导体器件，其中，分隔所述第一栅极结构和所述第二栅极结构的距离在5纳米至50纳米之间的范围内。8.根据权利要求1所述的半导体器件，其中，所述气隙的横向尺寸在1纳米至10纳米之间的范围内。9.一种半导体器件，包括：第一鳍结构和第二鳍结构，均突出于衬底上方，其中，所述第一鳍结构和所述第二鳍结构均沿第一方向延伸；第一栅极结构和...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：