【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括器件区和隔离区；鳍部，凸立于所述器件区的所述衬底上；凹槽，位于所述隔离区的所述衬底中，所述凹槽的底部低于所述器件区中的所述衬底的顶部；第一隔离层，位于所述器件区中的所述鳍部之间，且所述第一隔离层覆盖所述鳍部的部分侧部；第二隔离层，位于所述隔离区中的所述衬底上，且所述第二隔离层填充于所述凹槽中，所述第二隔离层的顶部与所述第一隔离层的顶部相齐平，所述第二隔离层覆盖所述鳍部的部分侧壁，所述第二隔离层与所述第一隔离层构成隔离层。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：衬垫层，位于所述器件区中，且位于所述隔离层与所述鳍部侧壁之间、以及所述第一隔离层与所述衬底顶部之间。3.如权利要求2所述的半导体结构，其特征在于，所述凹槽的侧壁与所述衬垫层的侧壁相齐平。4.如权利要求1所述的半导体结构，其特征在于，所述凹槽的底部至所述衬底顶部的距离为200纳米至400纳米。5.如权利要求2所述的半导体结构，其特征在于，以与所述鳍部的延伸方向相垂直的方向为横向，所述衬垫层的横向尺寸为5埃米至50埃米。6.如权利要求2所述的半导体结构，其特征在于，所述衬垫层的材料包括SiN、SiC、SiCO、SiCON和SiCN中的一种或多种。7.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括器件区和隔离区，所述器件区和隔离区的所述衬底上形成有凸立的鳍部；在所述鳍部露出的所述衬底顶部形成第一隔离层，所述第一隔离层覆盖所述鳍部的顶部和侧壁；在所述隔离区中，去除所述第一隔离层、鳍部和部分厚度的所述衬底，在所述隔离区的衬底中形成凹槽；在所述凹槽中形成第二隔离层，所述第二隔离层的顶部与所述第一隔离层的顶部相齐平；形成所述第二隔离层之后，去除部分厚度的所述第一隔离层和第二隔离层，露出所述鳍部的部分侧壁。8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述鳍部露出的所述衬底顶部形成第一隔离层之前，还包括：在所述器件区中，在所述鳍部的顶部和侧壁、以及所述鳍部露出的所述衬底上形成衬垫层；在去除所述隔离区中的所述第一隔离层、鳍部和部分厚度的所述衬底的步骤中，以最靠近所述隔离区的所述衬垫层的侧壁作为横向刻蚀停止位置；在去除部分厚度的所述第一隔离层和第二隔离层，露出所述鳍部的部分侧壁的过程中，还去除位于所述鳍部顶部的衬垫层、以及位于部分高度的所述鳍部侧壁的衬垫层，剩余
的所述衬垫层与所述第一隔离层和第二隔离层的顶部相齐平。9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述器件区中形成衬垫层的步骤包括：在所述器件区和隔离区中，在所述鳍部的顶部和侧壁、以及所述鳍部露出的所述衬底上形成衬垫材料层；对所述隔离区中的所述衬垫材料层进行改性处理，将所述衬垫材料层转变为牺牲层，剩余的位于所述器件区中的所述衬垫材料层作为所述衬垫层，所述牺牲层和衬...
【专利技术属性】
技术研发人员：苏博，赵振阳，王文泰，谭程，张海洋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。