一种通过电极桥接避免金属过刻的阵列基板制造方法技术

一种通过电极桥接避免金属过刻的阵列基板制造方法，包括：第二绝缘层开孔时，同步在面外进行开孔设计，即形成第一面外过孔，提前蚀刻掉第一、第二绝缘层，使底层第一金属层显露出来；第三绝缘层正常开孔，此时面内过孔和第二面外过孔蚀刻深度为第二和第三绝缘层厚度总和，变为深孔，第三面外过孔靠近第一面外过孔邻近位置，蚀刻深度为仅第三绝缘层厚度，变为浅孔。本发明专利技术在第二绝缘层开孔时，同步在面外进行开孔设计，随后在开孔位置图案化第一透明电极层，起到桥接作用，第三绝缘层在开孔时仅在相邻位置蚀刻第三绝缘层厚度，最终讯号通过第一和第二透明电极层桥接传输，避免了面内金属TopMo过刻、PI液不断侵蚀的制程问题。PI液不断侵蚀的制程问题。PI液不断侵蚀的制程问题。

【技术实现步骤摘要】
一种通过电极桥接避免金属过刻的阵列基板制造方法


[0001]本专利技术属于显示装置中的TFT阵列基板的制备
，具体是指一种通过电极桥接避免金属过刻的阵列基板制造方法。

技术介绍

[0002]现有的TFT阵列基板设计通常由多层金属层，无机非金属层以及透明电极层组合而成，且阵列基板面内的TFT器件及GIP器件的最终驱动讯号，往往需要外围IC通过固定的bongding位置的一些走线设计进行连接传输，即由IC所接触最上层的透明电极将讯号传输至底层的金属层，最后由这层金属层把讯号传输至基板面内所需要讯号的位置。而多层金属层、无机层的膜层堆叠设计就不可避免会遇到不同层金属/透明电极过孔桥接，深浅孔桥接。
[0003]为此，基于生产成本及阵列工艺考量，现有的阵列基板讯号传输多采用的是深浅孔设计的不同层金属过孔桥接，而这样的设计往往会出现因为同样的蚀刻时间而导致浅孔对应的底层桥接金属被过刻(TopMo缺失)的现象(现有的金属层多采用的是Mo/Al/Mo三层堆叠模式)，这种过刻不仅会直接导致金属与金属或金属与透明电极接触阻抗升高，并且使得成盒时的PI(配向膜)液会渗透进位于像素显示区的过孔内显示区(面内)—主要不良原因，不断侵蚀像素显示区(面内)中间的Al，最终造成讯号传输不佳，从而影响到画面的显示异常。

技术实现思路

[0004]本专利技术所要解决的技术问题在于提供一种通过电极桥接避免金属过刻的阵列基板制造方法。
[0005]本专利技术是这样实现的：
[0006]一种通过电极桥接避免金属过刻的阵列基板制造方法，包括如下步骤：
[0007]第一步：采用PVD方式沉积并图案化形成第一金属层，为栅极金属层；并采用CVD方式沉积一层第一绝缘层，为栅极绝缘层；采用PVD方式沉积一层有源层，并进行图案化；
[0008]第二步：采用PVD方式沉积并图案化形成第二金属层，源漏极金属层；
[0009]第三步：采用CVD方式沉积一层第二绝缘层，为钝化绝缘层；
[0010]第四步：第二绝缘层开孔时，同步在面外进行开孔设计，即形成第一面外过孔，提前蚀刻掉所述第一、第二绝缘层，使底层所述第一金属层显露出来；
[0011]第五步：采用PVD方式沉积第一透明电极层，作为像素电极；
[0012]第六步：对第一透明电极层进行图案化；
[0013]第七步：采用CVD方式沉积一层第三绝缘层，作为像素电容；
[0014]第八步：第三绝缘层正常开孔，开设面内过孔、第二面外过孔和第三面外过孔，此时所述面内过孔和所述第二面外过孔蚀刻深度为第二和第三绝缘层厚度总和，变为深孔，所述第三面外过孔靠近所述第一面外过孔邻近位置，蚀刻深度为仅第三绝缘层厚度，变为
浅孔；
[0015]第九步：采用PVD方式沉积第二透明电极层
‑
6，此电极层作为公共电极，可选用ITO；
[0016]第十步：对第二透明电极层进行图案化。
[0017]进一步地，所述栅极金属层，选用Mo/Al/Mo。
[0018]进一步地，所述栅极绝缘层，选用SiOx。
[0019]进一步地，所述第二金属层，选用Mo/Al/Mo。
[0020]本专利技术的优点在于：为解决深浅孔设计而极易引发底层金属被过刻的情况，本专利技术在第二绝缘层开孔时，同步在bonding位置(面外)进行开孔设计，随后在开孔位置图案化第一透明电极层，起到桥接作用，第三绝缘层在开孔时仅在相邻位置蚀刻第三绝缘层厚度，最终讯号通过第一和第二透明电极层桥接传输，避免了面内金属TopMo过刻、PI液不断侵蚀的制程问题。
附图说明
[0021]下面参照附图结合实施例对本专利技术作进一步的描述。
[0022]图1是现有技术的阵列基板结构示意图。
[0023]图2是本专利技术第一步结构示意图。
[0024]图3是本专利技术第二步结构示意图。
[0025]图4是本专利技术第三步结构示意图。
[0026]图5是本专利技术第四步结构示意图。
[0027]图6是本专利技术第五步结构示意图。
[0028]图7是本专利技术第六步结构示意图。
[0029]图8是本专利技术第七步结构示意图。
[0030]图9是本专利技术第八步结构示意图。
[0031]图10是本专利技术第九步结构示意图。
[0032]图11是本专利技术第十步结构示意图。
[0033]附图标记：
[0034]1‑
第一金属层，2
‑
第一绝缘层，3
‑
第二金属层，4
‑
第二绝缘层，5
‑
第三绝缘层，6
‑
第二透明电极层，7
‑
第一透明电极层，A1
‑
第一面内过孔，A2
‑
面内过孔，A3
‑
第二面内过孔，A4
‑
第三面内过孔。
具体实施方式
[0035]如图2至图11所示，一种通过电极桥接避免金属过刻的阵列基板制造方法，包括如下步骤：
[0036]第一步：采用PVD方式沉积并图案化形成第一金属层
‑
1，即栅极金属层，该栅极金属层可选用Mo/Al/Mo；并采用CVD方式沉积一层第一绝缘层
‑
2，为栅极绝缘层，该栅极绝缘层可选用SiOx；采用PVD方式沉积一层有源层，并进行图案化(此有源层可选IGZO，此有源层仅在面内的TFT器件中，未涉及到本专利技术，故说明图中未标注，仅显示金属搭接过孔；)
[0037]第二步：采用PVD方式沉积并图案化形成第二金属层
‑
3，即源漏极金属层，该金属
层可选用Mo/Al/Mo；
[0038]第三步：采用CVD方式沉积一层第二绝缘层
‑
4，为钝化绝缘层，该绝缘层可选用SiOx；
[0039]第四步：第二绝缘层开孔时，同步在bonding位置(面外)进行开孔设计，即形成第一面外过孔A1，提前蚀刻掉所述第一、第二绝缘层，使底层所述第一金属层显露出来；
[0040]第五步：采用PVD方式沉积第一透明电极层
‑
7，此电极层作为像素电极；
[0041]第六步：对第一透明电极层进行图案化；
[0042]第七步：采用CVD方式沉积一层第三绝缘层
‑
5，该第三绝缘层
‑
5在面内主要作用为作为像素电容，该绝缘层可选用SiOx；
[0043]第八步：第三绝缘层
‑
5正常开孔，开设面内过孔A2、第二面外过孔A3和第三面外过孔A4，此时所述面内过孔A2和所述第二面外过孔A3蚀刻深度为第二绝缘层
‑
4和第三绝缘层
‑
5厚度总和，变为深孔，所述第三面外过孔A4靠近所述第一面外过孔A1邻近位置，蚀刻深度为仅第三绝缘层
‑
5厚度(变为浅孔)；第二面外过孔A4的设计主要本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通过电极桥接避免金属过刻的阵列基板制造方法，其特征在于：包括如下步骤：第一步：采用PVD方式沉积并图案化形成第一金属层，为栅极金属层；并采用CVD方式沉积一层第一绝缘层，为栅极绝缘层；采用PVD方式沉积一层有源层，并进行图案化；第二步：采用PVD方式沉积并图案化形成第二金属层，源漏极金属层；第三步：采用CVD方式沉积一层第二绝缘层，为钝化绝缘层；第四步：第二绝缘层开孔时，同步在面外进行开孔设计，即形成第一面外过孔，提前蚀刻掉所述第一、第二绝缘层，使底层所述第一金属层显露出来；第五步：采用PVD方式沉积第一透明电极层，作为像素电极；第六步：对第一透明电极层进行图案化；第七步：采用CVD方式沉积一层第三绝缘层，作为像素电容；第八步：第三绝缘层正常开孔，开设面内过孔、第二面外过孔和第三面外过孔，此时所述面内过孔和所述第二面外过孔蚀刻深度为第二和第三绝缘层厚度总和，变为深孔，所述第三面外过孔靠...

【专利技术属性】
技术研发人员：陈伟，陈鑫，
申请(专利权)人：华映科技集团股份有限公司，
类型：发明
国别省市：