封装器件的制造方法技术

本发明专利技术提供封装器件的制造方法，能够降低搭载于基板的器件芯片的位置的偏差。该封装器件的制造方法具有如下的步骤：第1基板准备步骤，准备在多个搭载区域中分别搭载有器件芯片的第1基板；第2基板准备步骤，准备具有能够收纳器件芯片的多个凹部的第2基板；贴合步骤，按照将器件芯片收纳于凹部的方式将第1基板与第2基板贴合；磨削步骤，将第2基板磨削至凹部露出为止；树脂模制步骤，向多个凹部提供树脂而利用树脂覆盖器件芯片；以及分割步骤，将第1基板和第2基板分割，由此制造分别具有器件芯片的多个封装器件。的多个封装器件。的多个封装器件。

【技术实现步骤摘要】
封装器件的制造方法


[0001]本专利技术涉及将搭载有器件芯片的基板分割而制造封装器件的封装器件的制造方法。

技术介绍

[0002]在器件芯片的制造工艺中，使用在由相互交叉的多条分割预定线(间隔道)划分的多个区域内分别形成有器件的晶片。将该晶片沿着分割预定线进行分割，由此得到分别具有器件的多个器件芯片。器件芯片组装于移动电话、个人计算机等各种电子设备。
[0003]近年来，伴随电子设备的小型化，要求搭载于电子设备的器件芯片的小型化、高集成化。因此，将多个器件芯片封装化而形成封装器件的技术实用化。例如将载置于规定的基板的正面侧的多个器件芯片通过密封用的树脂(模制树脂)进行密封，并且在基板上形成再布线层(RDL：Redistribution Layer)等。然后，将基板分割而进行单片化，由此制造具有封装化的多个器件芯片的封装器件。
[0004]为了将搭载于基板的多个器件芯片密封，需要在基板的整个正面侧(器件芯片侧)以能够包覆器件芯片的厚度形成树脂层。因此，器件芯片的密封需要大量的树脂。另外，当在将基板的正面侧利用树脂包覆之后使树脂硬化时，由于树脂层的收缩、基板与树脂层的热膨胀系数的差异等，容易在基板上产生翘曲。当基板成为翘曲的状态时，担心给之后的基板的处理(在基板上形成薄膜、基板的加工等)带来障碍，给封装器件的品质带来不良影响。
[0005]因此，提出了如下的方法：在基板的正面侧设置能够收纳器件芯片的多个凹部，在该凹部中搭载器件芯片(参照专利文献1)。当使用该方法时，能够通过在收纳有器件芯片的凹部中填充树脂而将器件芯片密封，不再需要在基板的整个正面侧形成厚的树脂层的工序。由此，能够降低器件芯片的密封所需的树脂的量，并且不容易产生基板的翘曲。
[0006]专利文献1：日本特表2019
‑
512168号公报
[0007]在如上述那样将器件芯片搭载于基板的凹部的情况下，首先在基板上形成能够收纳器件芯片的多个凹部。但是，存在如下的问题：容易在形成于基板的多个凹部中产生深度的偏差。
[0008]例如向基板提供等离子状态的蚀刻气体而实施干蚀刻，由此在基板的正面侧形成凹部。在该情况下，由于蚀刻气体的流动的不均、等离子密度的偏差等，有时在基板内，蚀刻速率产生偏差，凹部的深度在基板的中央部与外周部产生差异。另外，根据蚀刻条件，凹部的底面中的TTV(Total Thickness Variation：总厚度变化)增大，在各个凹部中也会产生深度的偏差。
[0009]当按照利用具有深度偏差的凹部的底面支承器件芯片的方式将器件芯片搭载于基板时，基板的厚度方向(凹部的深度方向)的器件芯片的位置也产生偏差。其结果是，当在之后的工序中形成与器件芯片连接的贯通电极(TSV：Through
‑
Silicon Via)或再布线层时，担心在电极或布线与器件芯片之间产生连接不良，封装器件的品质降低。

技术实现思路

[0010]本专利技术是鉴于该问题而完成的，其目的在于提供封装器件的制造方法，能够降低搭载于基板的器件芯片的位置的偏差。
[0011]根据本专利技术的一个方式，提供封装器件的制造方法，其中，该封装器件的制造方法具有如下的步骤：第1基板准备步骤，准备第1基板，该第1基板在一个面侧具有由相互交叉的多条分割预定线划分的多个搭载区域，在多个该搭载区域中分别搭载有器件芯片；第2基板准备步骤，准备第2基板，该第2基板在一个面侧具有多个凹部，多个该凹部设置于与该搭载区域对应的区域并且能够收纳该器件芯片；贴合步骤，按照将该器件芯片收纳于该凹部的方式将该第1基板与该第2基板贴合；磨削步骤，在该贴合步骤之后，将该第2基板的另一个面侧磨削至该凹部露出为止；树脂模制步骤，在该磨削步骤之后，向多个该凹部提供树脂而利用该树脂覆盖该器件芯片；以及分割步骤，在该树脂模制步骤之后，将该第1基板和该第2基板沿着该分割预定线进行分割，由此制造分别具有该器件芯片的多个封装器件。
[0012]另外，优选该第1基板准备步骤具有如下的步骤：平坦化步骤，将该第1基板平坦化；以及搭载步骤，在该平坦化步骤之后，在所述搭载区域中搭载所述器件芯片。另外，优选该封装器件的制造方法还具有在所述树脂模制步骤之后对该树脂进行磨削的树脂磨削步骤。
[0013]在本专利技术的一个方式的封装器件的制造方法中，在通过将搭载有器件芯片的第1基板与具有凹部的第2基板贴合而将器件芯片收纳于凹部之后，通过对第2基板进行磨削而使凹部露出。并且，在通过平坦的第1基板支承着器件芯片的状态下，向凹部提供树脂而利用树脂覆盖器件芯片。
[0014]当使用上述方法时，与利用通过干蚀刻等加工形成且深度的偏差或TTV大的凹部的底面对器件芯片进行支承的情况相比，能够降低凹部的深度方向上的器件芯片的位置的偏差。由此，能够得到器件芯片的高度一致的状态的层叠基板。
附图说明
[0015]图1的(A)是示出第1基板的立体图，图1的(B)是示出第1基板的一部分的剖视图。
[0016]图2的(A)是示出第2基板的立体图，图2的(B)是示出第2基板的一部分的剖视图。
[0017]图3是示出第2基板的变形例的立体图。
[0018]图4的(A)是示出封装器件的制造方法的流程图，图4的(B)是示出第1基板准备步骤的流程图。
[0019]图5是示出平坦化步骤中的第1基板的立体图。
[0020]图6是示出搭载步骤中的第1基板的一部分的剖视图。
[0021]图7的(A)是示出贴合步骤中的第1基板和第2基板的一部分的剖视图，图7的(B)是示出贴合步骤后的第1基板和第2基板的一部分的剖视图。
[0022]图8是示出磨削步骤中的层叠基板的一部分的剖视图。
[0023]图9是示出树脂模制步骤中的层叠基板的一部分的剖视图。
[0024]图10是示出树脂磨削步骤中的层叠基板的一部分的剖视图。
[0025]图11是示出第1基板已薄化的层叠基板的一部分的剖视图。
[0026]图12的(A)是示出形成有绝缘层的层叠基板的一部分的剖视图，图12的(B)是示出
形成有掩模层的层叠基板的一部分的剖视图。
[0027]图13的(A)是示出在绝缘层上形成有贯通孔的层叠基板的一部分的剖视图，图13的(B)是示出在第1基板、布线层和粘接层上形成有贯通孔的层叠基板的一部分的剖视图。
[0028]图14的(A)是示出形成有电极的层叠基板的一部分的剖视图，图14的(B)是示出形成有布线层的层叠基板的一部分的剖视图。
[0029]图15是示出搭载有器件芯片的层叠基板的一部分的剖视图。
[0030]图16的(A)是示出分割步骤中的层叠基板的一部分的剖视图，图16的(B)是示出分割步骤后的层叠基板的一部分的剖视图。
[0031]标号说明
[0032]11：第1基板(芯片基板)；11a：正面(一个面、第1面)；11b：背面(另一个面、第2面)；13：布线层；15：导电层；1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装器件的制造方法，其特征在于，该封装器件的制造方法具有如下的步骤：第1基板准备步骤，准备第1基板，该第1基板在一个面侧具有由相互交叉的多条分割预定线划分的多个搭载区域，在多个该搭载区域中分别搭载有器件芯片；第2基板准备步骤，准备第2基板，该第2基板在一个面侧具有多个凹部，多个该凹部设置于与该搭载区域对应的区域并且能够收纳该器件芯片；贴合步骤，按照将该器件芯片收纳于该凹部的方式将该第1基板与该第2基板贴合；磨削步骤，在该贴合步骤之后，将该第2基板的另一个面侧磨削至该凹部露出为止；树脂模制步骤，在该磨削步骤之后...

【专利技术属性】
技术研发人员：寺西俊辅，
申请(专利权)人：株式会社迪思科，
类型：发明
国别省市：