半导体器件制造技术

本公开涉及一种半导体器件，改进了包括主MOSFET和感测MOSFET的半导体器件的性能，主MOSFET和感测MOSFET具有双栅极结构，双栅极结构包括在沟槽内的栅极电极和场板电极。包括第二沟槽内的栅极电极和场板电极的主MOSFET和包括第四沟槽内的栅极电极和场板电极的用于电流检测的感测MOSFET分别被不同的终端环围绕。绕。绕。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]于2022年03月09日提交的日本专利申请号2022
‑
036163的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。


[0003]本专利技术涉及一种半导体器件，并且涉及被有效应用于例如包括主MOSFET和用于电流检测的小型MOSFET的半导体器件的技术。

技术介绍

[0004]下面列出了公开的技术。
[0005][专利文献1]日本未审查专利申请公开号2011
‑
199109
[0006]对于需要高击穿电压的功率MOSFET，为了对内部状态的监测、控制等目的，可能需要准确监测元件中流动的电流值的能力。作为用于测量安装在半导体芯片上的主MOSFET的电流值的结构，已知在半导体芯片上安装用于电流检测的小型感测MOSFET。
[0007]作为功率MOSFET结构，专利文献1(日本未审查专利申请公开号2011
‑
199109)描述了包括嵌入在沟槽内的栅极电极和场板电极的双栅极结构。

技术实现思路

[0008]感测MOSFET包括与主MOSFET不同的源极垫，并且通常将相同的电位施加到这些源极垫。然而，这些源极垫之间施加电位的时机甚至可能瞬时不同，并且因此，需要确保主MOSFET的源极与感测MOSFET的源极之间的击穿电压。
[0009]当为了确保击穿电压而在具有双栅极结构的主MOSFET和感测MOSFET之间形成沟槽时，由于布线的复杂性和元件的不可用区域的出现导致芯片尺寸增加的情况是可预期的。因此，需要确保元件之间的击穿电压并且防止芯片尺寸增加的设计。
[0010]其它目的和新颖特性将从本说明书的描述和附图变得明显。
[0011]下面将简要描述本申请中公开的实施例的通常方面的概要。
[0012]在根据一个实施例的半导体器件中，包括沟槽内的栅极电极和场板电极的主MOSFET和包括沟槽内的栅极电极和场板电极的用于电流检测的感测MOSFET分别被不同的终端环围绕。
[0013]根据一个实施例，可以改进半导体器件的性能。
附图说明
[0014]图1是示出根据第一实施例的半导体器件的平面布局。
[0015]图2是图1的A
‑
A线、B
‑
B线、C
‑
C线上的截面图。
[0016]图3是图1的D
‑
D线、E
‑
E线、F
‑
F线上的截面图。
[0017]图4是示出根据第一实施例的半导体器件的电路图。
[0018]图5是示出根据第一实施例的半导体器件的平面布局。
[0019]图6是放大示出图5的区域1C的平面布局。
[0020]图7是放大示出图5的区域1D的平面布局。
[0021]图8是示出根据第二实施例的半导体器件的平面布局。
[0022]图9是示出根据第三实施例的半导体器件的平面布局。
[0023]图10是示出根据第四实施例的半导体器件的示意截面图。
[0024]图11是示出根据第四实施例的半导体器件的透视图。
[0025]图12是示出根据第四实施例的半导体器件的下表面的图。
[0026]图13是示出根据比较示例的半导体器件的平面布局。
[0027]图14是图13的G
‑
G线上的截面图。
具体实施方式
[0028]在下面描述的实施例中，为了方便起见，将在需要时以多个章节或实施例来描述本专利技术。然而，除非另有说明，否则这些章节或实施例并非彼此无关，并且一个章节或实施例涉及其他章节或实施例的全部或部分，作为其修改示例、细节或补充说明。此外，在下面描述的实施例中，当提到元件的数目(包括件数、值、数量、范围等)时，元件的数目不限于特定数目，除非另有说明或除了该数目原则上明显限于特定数目的情况。大于或小于特定数目的数目也适用。
[0029]此外，在下面描述的实施例中，不用说，组件(包括元素步骤)并不总是必不可少的，除非另有说明或者除了组件在原则上明显必不可少的情况。类似地，在下面描述的实施例中，当提到组件的形状、其位置关系等时，基本上近似和类似的形状等也被包括在其中，除非另有说明或者除了可预期它们在原则上明显被排除在外的情况。对于上述数值和范围也是如此。
[0030]在下文中，将参考附图详细描述本专利技术的实施例。注意，贯穿用于描述实施例的附图，具有相同功能的组件由相同的附图标记表示，并且将省略重复描述。在下面描述的实施例中，除非需要，否则原则上将不再重复对相同或相似部分的说明。
[0031]本申请中描述的术语“宽度”意指对象(图案)在沿着半导体衬底的上表面的方向(水平方向、横向方向)上的长度。在本申请中描述的术语“厚度”意指对象在垂直于半导体衬底的上表面的方向(厚度方向、高度方向、上下方向、垂直方向)上的长度。在以下说明中使用的每个平面图(平面布局)中，为了容易理解附图，对接触插塞附加了阴影线。
[0032]作为本申请的半导体器件，这里将例示和说明功率MOSFET。功率MOSFET是一种能够处理几瓦或更大功率的半导体器件。本申请的半导体器件包括功率MOSFET中的沟槽栅极功率MOSFET。沟槽栅极功率MOSFET包括在半导体衬底的上表面(第一主表面)中形成的沟槽(即相对较长和较细的槽)内的由多晶硅等制成的栅极电极，并且包括形成在半导体衬底的厚度方向上的沟道。在该情况下，通常，半导体衬底的上表面侧成为源极，并且半导体衬底的下表面(背面、第二主表面)侧成为漏极。
[0033]本申请的半导体器件包括沟槽栅极功率MOSFET的沟槽内双栅极功率MOSFET。沟槽内双栅极功率MOSFET包括在沟槽内的栅极电极(本征栅极电极)下方的场板电极。场板电极是具有将集中在栅极电极的端部(该端部靠近漏极)附近的急剧电位梯度分散的功能的电
极，并且电连接到源极电极。
[0034]<改进空间的细节>
[0035]下面将参考附图说明改进空间的细节。
[0036]用于电流检测的感测MOSFET(金属氧化物半导体场效应晶体管)是一种MOSFET，该MOSFET与主要构成功率MOSFET的主MOSFET并联布置，并且包括在其本身和主MOSFET之间共享的漏极和栅极。基于使用流过主MOSFET和感测MOSFET的电流的比率(感测比率)的电流检测，可以结合IC(集成电路)监测发热。
[0037]可预期的是，相同的电位被施加到主MOSFET和感测MOSFET的每个源极垫。在该情况下，如果连接到主MOSFET的源极垫的针脚和连接到感测MOSFET的源极垫的针脚彼此独立，则向这些源极垫施加电位的时机在其间甚至可能瞬时不同。因此，需要在主MOSFET的源极和感测MOSFET的源极之间确保例如大约5V的击穿电压。
[0038]作为在主MOSFET和感测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括第一半导体芯片，所述第一半导体芯片包括第一场效应晶体管和用于电流检测的第二场效应晶体管，包括：半导体衬底，包括第一主表面和与所述第一主表面相对的第二主表面，并且包括在平面图中彼此分离的第一区域和第二区域；第一沟槽、第二沟槽、第三沟槽和第四沟槽，其中每个沟槽形成在所述半导体衬底的所述第一主表面中并且到达所述半导体衬底的中间的深度；第一导电类型的第一源极区域，形成在所述半导体衬底内的一部分中，该部分包括所述半导体衬底的所述第一主表面、在多个所述第二沟槽之间，多个所述第二沟槽在沿着所述半导体衬底的所述第一主表面的第一方向上延伸，并且在沿着所述半导体衬底的所述第一主表面且与所述第一方向交叉的第二方向上对齐；第二导电类型的第一半导体区域，形成在所述半导体衬底内以与所述第一源极区域和所述第二沟槽接触，所述第二导电类型不同于所述第一导电类型；所述第一导电类型的第二源极区域，形成在所述半导体衬底内的一部分中，该部分包括所述半导体衬底的所述第一主表面、在多个所述第四沟槽之间，多个所述第四沟槽在沿着所述半导体衬底的所述第一主表面的第三方向上延伸，并且在沿着所述半导体衬底的所述第一主表面且与所述第三方向交叉的第四方向上对齐；所述第二导电类型的第二半导体区域，形成在所述半导体衬底内以与所述第二源极区域和所述第四沟槽接触；所述第一导电类型的漏极区域，形成在所述半导体衬底内的一部分中，该部分包括所述半导体衬底的所述第二主表面；第一栅极电极和第一电极，形成在所述第二沟槽内以在其间插入第一绝缘膜，并且彼此电绝缘；第二栅极电极和第二电极，形成在所述第四沟槽内以在其间插入第二绝缘膜，并且彼此电绝缘；第三绝缘膜，形成在所述第一沟槽和所述第三沟槽中的每一者内；以及第...

【专利技术属性】
技术研发人员：平林诚滋，小嶋勇介，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：