用于晶体管接触部的自对准互连特征制造技术

公开了用于晶体管接触部的自对准互连特征。一种集成电路包括：(i)具有耦合到第一源极或漏极接触部的第一源极或漏极区域和第一栅极电极的第一晶体管装置，(ii)具有耦合到第二源极或漏极接触部的第二源极或漏极区域和第二栅极电极的第二晶体管装置，(iii)第一和第二源极或漏极接触部上方的第一电介质材料，(iv)第一和第二栅极电极上方的第二电介质材料，(v)第一和第二电介质材料上方的第三电介质材料，以及(vi)位于第一源极或漏极接触部上方并且与其导电地耦合的互连特征。在示例中，互连特征包括在第三电介质材料内延伸的导电材料的上主体和在第一电介质材料内延伸的导电材料的下主体，在上主体与下主体之间具有界面。面。面。

【技术实现步骤摘要】
用于晶体管接触部的自对准互连特征


[0001]本公开涉及集成电路，并且更具体地，涉及用于信号布线的互连特征。

技术介绍

[0002]随着集成电路的尺寸不断缩小，出现了许多挑战。例如，随着晶体管的缩放，源极或漏极区域与栅极电极之间的距离也对应地缩放。这在形成用于源极或漏极接触部和栅极电极的互连特征时提出了挑战。
附图说明
[0003]图1A、图1B、图1C和图1D示出了根据本公开的实施例的集成电路(IC)的一部分的各个透视图和横截面图，该集成电路(IC)包括：(i)晶体管的阵列，其具有多个源极和漏极区域(在本文中也称为扩散区域)以及包括对应的栅极电极的多个栅极区域；(ii)源极或漏极互连特征，其至少部分地着陆在源极或漏极接触部上，源极或漏极互连特征具有导电材料的上主体、导电材料的下主体以及它们之间的界面；以及(iii)栅极互连特征，其至少部分地着陆在栅极区域上，栅极互连特征具有导电材料的连续且单片的主体，在栅极互连特征的上部和下部之间没有任何界面。
[0004]图1E示出了根据本公开的实施例的图1C中的IC的一部分的放大图。
[0005]图1F示出了根据本公开的实施例的图1A
‑
图1D中的IC的源极或漏极互连特征的上主体和下主体之间的示例性错位。
[0006]图2示出了根据本公开的实施例的描绘形成IC(例如图1A
‑
图1F中的IC)的方法的流程图，该IC包括：(i)晶体管的阵列，其具有多个源极或漏极(例如，扩散)区域以及多个栅极区域；(ii)源极或漏极互连特征，其具有导电材料的上主体、导电材料的下主体以及它们之间的界面；以及(iii)栅极互连特征，其具有导电材料的连续且单片的主体，在栅极互连特征的上部和下部之间没有任何界面。
[0007]图3A1、图3A2、图3A3、图3B1、图3B2、图3B3、图3C1、图3C2、图3C3、图3D1、图3D2、图3D3、图3E1、图3E2、图3E3、图3F1、图3F2和图3F3示出了根据本公开的实施例的在处理的各个阶段中的IC(例如图1A
‑
图1F中的IC)的各个横截面图。
[0008]图4示出了根据本公开的一些实施例的采用集成电路结构来实施的计算系统，该集成电路结构具有使用本文中公开的技术形成的一个或多个互连特征。
[0009]通过阅读以下具体实施方式，结合本文中描述的附图，将更好地理解本实施例的这些特征以及其它特征。在附图中，相似的附图标记可以代表在各个附图中示出的每个相同或几乎相同的部件。为了清楚的目的，未在每一附图中标示每一部件。此外，将认识到的是，附图未必是按比例绘制的，也并非意在使所描述的实施例局限于所示的具体构造。例如，虽然一些附图大致指示了直线、直角和平滑表面，但是鉴于制作工艺的现实世界局限性，所公开的技术的实际实施方式可以具有不太理想的直线和直角(例如，弯曲的或锥形的侧壁和圆角)，并且一些特征可以具有表面形貌或在其它情况下是非平滑的。再者，附图中
的一些特征可以包括带有图案和/或阴影的填充，提供所述填充只是为了帮助在视觉上识别不同特征。简言之，提供附图只是为了示出示例性结构。
具体实施方式
[0010]本文中提供了这样的技术，该技术用于形成导电地耦合到一个或多个晶体管的源极或漏极接触部的自对准互连特征以及导电地耦合到一个或多个晶体管的栅极电极的自对准互连特征。该技术对于包括高密度互连特征的集成电路结构特别有用，但是可以用于提供任何数量的互连方案和构造。在一个实施例中，集成电路包括第一晶体管装置，该第一晶体管装置具有(i)耦合到第一源极或漏极接触部的第一源极或漏极区域以及(ii)第一栅极电极。该集成电路还包括第二晶体管装置，该第二晶体管装置具有(i)耦合到第二源极或漏极接触部的第二源极或漏极区域以及(ii)第二栅极电极。集成电路还包括位于第一源极或漏极接触部和第二源极或漏极接触部上方的第一电介质材料、位于第一栅极电极和第二栅极电极上方的第二电介质材料以及位于第一电介质材料和第二电介质材料上方的第三电介质材料。在示例中，第一电介质材料在成分上不同于第二电介质材料，并且对第二电介质材料具有蚀刻选择性。在示例中，第一互连特征位于第一源极或漏极接触部上方并导电地耦合到第一源极或漏极接触部，并且第二互连特征位于第一栅极电极和第二栅极电极中的一者或两者上方并导电地耦合到第一栅极电极和第二栅极电极中的一者或两者。在示例中，第一互连特征包括：(i)在第三电介质材料内延伸的导电材料的上主体，以及(ii)在第一电介质材料内延伸的导电材料的下主体，其中界面位于上主体与下主体之间。在示例中，第二互连特征包括在第三电介质材料和第二电介质材料内延伸的导电材料的连续且单片的主体。
[0011]在另一实施例中，集成电路包括晶体管装置，该晶体管装置具有(i)源极区域和(ii)栅极电极，其中源极接触部导电地耦合到源极区域并且位于源极区域上方。包括第一电介质材料的第一层位于源极接触部上方，包括第二电介质材料的第二层位于栅极电极上方，并且包括第三电介质材料的第三层位于第一层和第二层上方。在示例中，第一电介质材料不同于第二电介质材料。第一互连特征延伸穿过第三层和第一层，并且导电地耦合到源极接触部。在示例中，第一互连特征的上部至少部分地在第三层内延伸，第一互连特征的下部至少部分地在第一层内延伸，并且第一互连特征的上部不与第一互连特征的下部对准。例如，上部或下部的基本上水平的壁位于(i)互连特征的上部的基本上竖直的侧壁和(ii)互连特征的下部的基本上竖直的侧壁之间。此外，第二互连特征延伸穿过第三层和第二层，并且导电地耦合到栅极电极。在示例中，第二互连特征的上部在第三层内延伸，第二互连特征的下部在第二层内延伸，并且第二互连特征的上部与第二互连特征的下部基本上对准。
[0012]在另一实施例中，一种用于形成集成电路的方法包括：形成晶体管装置，该晶体管装置具有源极区域以及栅极电极，其中源极接触部导电地耦合到源极区域并且位于源极区域上方；以及在源极接触部上方形成包括第一电介质材料的第一层并且在栅极电极上方形成包括第二电介质材料的第二层，第一电介质材料不同于第二电介质材料。在示例中，该方法还包括形成第一互连特征的在第一层内延伸并且至少部分地着陆在源极接触部上的下主体。在示例中，该方法还包括在形成下主体之后，在第一层和第二层以及第一互连特征的下主体上方形成包括第三电介质材料的第三层。在示例中，该方法还包括在形成第三层之
后，形成：(i)第一互连特征的在第三层内延伸并且至少部分地着陆在第一互连特征的下主体上的上主体，以及(ii)在第三层和第二层内延伸并且至少部分地着陆在栅极电极上的第二互连特征。考虑到本公开，众多变化、实施例和应用将是显而易见的。
[0013]总体概述
[0014]如前所述，随着晶体管的缩放，源极或漏极区域与栅极电极之间的距离也对应地缩放。因此，旨在着陆在源极或漏极接触部上的互连特征可能形成得太靠近于栅极电极，和/或旨在着陆在栅极电极上的另一互连特征可能形成得本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一晶体管装置，所述第一晶体管装置具有(i)耦合到第一源极或漏极接触部的第一源极或漏极区域以及(ii)第一栅极电极；第二晶体管装置，所述第二晶体管装置具有(i)耦合到第二源极或漏极接触部的第二源极或漏极区域以及(ii)第二栅极电极；第一电介质材料，所述第一电介质材料位于所述第一源极或漏极接触部和所述第二源极或漏极接触部上方；第二电介质材料，所述第二电介质材料位于所述第一栅极电极和所述第二栅极电极上方，所述第一电介质材料在成分上不同于所述第二电介质材料；第三电介质材料，所述第三电介质材料位于所述第一电介质材料和所述第二电介质材料上方；第一互连特征，所述第一互连特征位于所述第一源极或漏极接触部上方并且导电地耦合到所述第一源极或漏极接触部，其中，所述第一互连特征包括：(i)在所述第三电介质材料内延伸的导电材料的上主体，以及(ii)在所述第一电介质材料内延伸的导电材料的下主体，在所述上主体和所述下主体之间具有界面；以及第二互连特征，所述第二互连特征位于所述第一栅极电极和所述第二栅极电极中的一者或两者上方，并且导电地耦合到所述第一栅极电极和所述第二栅极电极中的一者或两者，其中，所述第二互连特征包括在所述第三电介质材料和所述第二电介质材料内延伸的导电材料的连续且单片的主体。2.根据权利要求1所述的集成电路，还包括：蚀刻停止层，所述蚀刻停止层位于所述第三电介质材料与所述第一电介质材料之间，并且还位于所述第三电介质材料与所述第二电介质材料之间，其中，所述导电材料的上主体还延伸穿过所述蚀刻停止层。3.根据权利要求2所述的集成电路，其中，所述界面与所述蚀刻停止层的底表面基本上共面。4.根据权利要求1所述的集成电路，其中，所述界面是所述上主体的所述导电材料与所述下主体的所述导电材料之间的接缝或晶界。5.根据权利要求1所述的集成电路，其中，所述导电材料的上主体不与所述导电材料的下主体对准。6.根据权利要求1所述的集成电路，其中，所述导电材料的上主体不与所述导电材料的下主体对准，使得在(i)所述上主体的基本上竖直的侧壁与(ii)所述下主体的基本上竖直的侧壁之间存在所述上主体或所述下主体的基本上水平的壁。7.根据权利要求1所述的集成电路，其中，所述导电材料的上主体不与所述导电材料的下主体对准，使得在(i)所述上主体的第一侧壁与(ii)所述下主体的第二侧壁之间存在所述上主体或所述下主体的台阶状的壁部分，其中，所述台阶状的壁部分比所述第一侧壁和所述第二侧壁更接近于水平。8.根据权利要求1所述的集成电路，其中，所述导电材料的上主体具有与所述导电材料的下主体的对应的侧壁不共线的侧壁。9.根据权利要求1所述的集成电路，其中，所述导电材料的上主体具有完全在第一组的
一个或多个竖直平面内行进的第一侧壁，并且所述导电材料的下主体具有完全在第二组的一个或多个竖直平面内行进的第二侧壁，并且所述第一组的竖直平面和所述第二组的竖直平面彼此横向偏移，使得它们不重叠。10.根据权利要求1所述的集成电路，其中，所述第二互连特征的上部延伸穿过所述第三电介质材料，所述第二互连特征的下部延伸穿过所述第二电介质材料，并且所述第二互连特征的所述上部相对于所述第二互连特征的所述下部对准。11.根据权利要求1至10中的任何一项所述的集成电路，其中，所述上主体位于所述下主体上方并且至少部分地着陆在所述下主体上。12.根据权利要求1至10中的任何一项所述的集成电路，其中，所述第一电介质材料相对于所述第二电介质材料具有蚀刻选择性。13.根据权利要求1至10中的任何一项所述的集成电路，其中，所述第一电介质材料包括硅、氮、氧、碳中的一种或多种，并且其中，所述第二电介质材料包括硅、氮、氧、碳中的另一种或多种。14.根据权利要求1至10中的任何一项所述的集成电路，其中，所述第一互连特征和所述第二互连特征中的一者或两者的所述导电材料包括钌、...

【专利技术属性】
技术研发人员：L，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：