半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供衬底；形成位于衬底上的若干伪栅、层间介质层以及初始切割隔离结构，伪栅沿第一方向延伸，初始切割隔离结构沿第二方向贯穿所述伪栅，第二方向和第一方向不同，层间介质层包围所述栅极以及初始切割隔离结构；去除伪栅，在层间介质层内形成栅极沟槽；对栅极沟槽内暴露出的初始切割隔离结构的侧壁进行减薄处理，形成切割隔离结构，且位于栅极沟槽内的部分切割隔离结构沿第一方向的尺寸达到预设尺寸；在减薄处理之后，在栅极沟槽内形成若干栅极。所述半导体结构的形成方法更可靠地实现了小尺寸栅极切割工艺，提升了器件的性能，优化了工艺窗口。优化了工艺窗口。优化了工艺窗口。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路的集成化程度越来越高，集成电路器件尺寸越来越小。近年来，以堆叠式纳米片场效应晶体管(stacked nanosheet FET)为代表的晶体管结构，使集成电路进入5纳米以下的制程节点，大幅提升了集成电路中半导体器件的密度。
[0003]堆叠式纳米片场效应晶体管由多个纳米级薄片相互堆叠组成，能够使金属栅极完全环绕沟道区域，从而更好的减少漏电，控制电流，以提供性能更优、功耗更低的器件。
[0004]堆叠式纳米片场效应晶体管的尺寸很小、排布密度大，相应的，堆叠式纳米片场效应晶体管器件的栅极切割关键尺寸已缩小至4纳米。然而，在目前的栅极切割工艺下，4纳米以下的小尺寸栅极切割工艺的实现仍面临着很大的挑战，从而限制了先进制程器件形成的工艺窗口，影响了器件性能。

技术实现思路

[0005]本专利技术解决的技术问题是，提供一种半导体结构及其形成方法，更可靠地实现了小尺寸栅极切割工艺，从而提升了器件的性能，优化了先进制程器件形成的工艺窗口。
[0006]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构，包括:衬底；位于所述衬底上的若干栅极，若干栅极沿第一方向延伸；位于衬底上的切割隔离结构，所述切割隔离结构沿第二方向贯穿所述栅极，所述切割隔离结构在第一方向上的尺寸等于预设尺寸，第二方向和第一方向不同；位于所述衬底上的层间介质层，所述层间介质层包围所述栅极以及切割隔离结构。
[0007]可选的，所述预设尺寸小于或等于4纳米。
[0008]可选的，所述第一方向和第二方向相互垂直，且所述第一方向和第二方向均平行于衬底表面。
[0009]可选的，所述衬底包括：基底、以及位于所述基底上的沟道结构，所述栅极横跨于所述沟道结构上，所述沟道结构沿第二方向延伸。
[0010]可选的，所述沟道结构包括：若干层叠的沟道层，相邻两层沟道层之间还具有栅极间隙。
[0011]可选的，所述栅极还位于沟道层之间的栅极间隙内。
[0012]可选的，部分所述切割隔离结构还位于层间介质层内，所述层间介质层内的切割隔离结构在第一方向上的尺寸大于所述栅极内的切割隔离结构在第一方向上的尺寸。
[0013]相应的，本专利技术的技术方案还提供一种半导体结构的形成方法，包括：提供衬底；形成位于所述衬底上的若干伪栅、层间介质层以及初始切割隔离结构，所述伪栅沿第一方向延伸，所述初始切割隔离结构沿第二方向贯穿所述伪栅，所述第二方向和第一方向不同，所述层间介质层包围所述伪栅以及初始切割隔离结构；去除所述伪栅，在所述层间介质层
内形成栅极沟槽；对所述栅极沟槽内暴露出的初始切割隔离结构的侧壁进行减薄处理，形成切割隔离结构，且位于栅极沟槽内的部分切割隔离结构沿第一方向的尺寸达到预设尺寸；在所述减薄处理之后，在所述栅极沟槽内形成若干栅极。
[0014]可选的，所述衬底包括：基底、以及位于所述基底上的沟道结构，所述沟道结构包括若干层叠的牺牲层以及位于相邻两层牺牲层之间的沟道层。
[0015]可选的，在所述减薄处理之后，在形成所述栅极之前，所述半导体结构的形成方法还包括：去除栅极沟槽暴露出的牺牲层以形成栅极间隙。
[0016]可选的，所述栅极还位于所述栅极间隙内。
[0017]可选的，所述初始切割隔离结构在形成所述伪栅和层间介质层之前形成。
[0018]可选的，形成所述伪栅、层间介质层以及初始切割隔离结构的方法包括：在所述衬底上形成伪栅材料层；在所述伪栅材料层内形成沿第二方向延伸的切割沟槽；在所述切割沟槽内形成初始切割隔离结构；图形化所述伪栅材料层，形成若干沿第一方向延伸的伪栅；在衬底上形成包围所述伪栅以及初始切割隔离结构的层间介质层。
[0019]可选的，所述初始切割隔离结构在形成所述伪栅和层间介质层之后形成。
[0020]可选的，各沟道结构之间在第一方向上的间距范围为纳米10纳米～30纳米。
[0021]可选的，所述切割沟槽沿第一方向上的尺寸范围为4纳米～40纳米。
[0022]可选的，各所述切割沟槽位于各沟道结构之间，且与所述切割沟槽相邻的两个沟道结构到所述切割沟槽侧壁的距离相等。
[0023]可选的，所述预设尺寸小于或等于4纳米。
[0024]可选的，形成所述切割沟槽的方法包括：在所述伪栅材料层上形成暴露出部分伪栅材料层的掩膜层；以所述掩膜层为掩膜，采用各向异性的干法蚀刻工艺刻蚀所述伪栅材料层，形成所述切割沟槽。
[0025]可选的，对所述栅极沟槽内的初始切割隔离结构侧壁进行减薄处理的工艺包括湿法蚀刻工艺或各向同性的干法蚀刻工艺。
[0026]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0027]本专利技术的技术方案提供的半导体结构的形成方法中，由于在伪栅材料层内先形成的切割沟槽尺寸较大，因此所述切割沟槽的形成工艺可靠性较高，工艺窗口大，形成的切割沟槽尺寸更均匀；相比于直接蚀刻小尺寸的栅极切割沟槽的工艺，本实施例的形成工艺在所述切割沟槽内形成初始切割隔离结构后，再对所述初始切割隔离结构进行减薄处理以达到预设尺寸，从而能够更有效地控制切割隔离结构的厚度，降低了光刻图形化工艺的难度，提升了工艺可靠性，使形成的切割隔离结构形貌更均匀；此外，由于在伪栅材料层内先形成的切割沟槽尺寸较大，因此更容易定位所述切割沟槽的具体位置，使切割沟槽能够更好的形成于相邻沟道结构之间的中轴线处，从而优化了后续形成切割隔离结构的工艺窗口，并提升了器件性能。
[0028]进一步，所述切割隔离结构能够达到的预设隔离厚度为4纳米，从而实现了小尺寸器件的精密栅极切割工艺，优化了先进制程器件的工艺窗口，提升了器件性能。
[0029]进一步，在所述半导体结构的形成方法中，通过先形成伪栅材料层、位于伪栅材料层内的切割沟槽、以及初始切割隔离结构，再形成伪栅以及层间介质层，从而，在形成所述切割沟槽的过程中，只需要对伪栅材料层进行蚀刻，因此优化了所述切割沟槽的形貌均匀
性，提升了工艺的稳定性。
[0030]本专利技术的技术方案提供的半导体结构中，贯穿所述栅极的切割隔离结构沿第一方向上的尺寸等于预设尺寸，从而实现了小尺寸器件的精密栅极切割工艺，优化了先进制程器件形成的工艺窗口，提升了器件性能。
附图说明
[0031]图1至图10是本专利技术实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
[0032]如
技术介绍
所述，在目前的栅极切割工艺下，4纳米以下的小尺寸栅极切割工艺的实现，仍面临着很大的挑战，从而限制了先进制程器件形成的工艺窗口，影响了器件性能。
[0033]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构的形成方法，通过先在伪栅材料层内先形成尺寸较大的切割沟槽、以及位于所述切割沟槽内的初始切割隔离结构，再对所述初始切割隔离结构进行减薄处理以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；位于所述衬底上的若干栅极，若干栅极沿第一方向延伸；位于衬底上的切割隔离结构，所述切割隔离结构沿第二方向贯穿所述栅极，所述切割隔离结构在第一方向上的尺寸等于预设尺寸，第二方向和第一方向不同；位于所述衬底上的层间介质层，所述层间介质层包围所述栅极以及切割隔离结构。2.如权利要求1所述的半导体结构，其特征在于，所述预设尺寸小于或等于4纳米。3.如权利要求1所述的半导体结构，其特征在于，所述第一方向和第二方向相互垂直，且所述第一方向和第二方向均平行于衬底表面。4.如权利要求1所述的半导体结构，其特征在于，所述衬底包括：基底、以及位于所述基底上的沟道结构，所述栅极横跨于所述沟道结构上，所述沟道结构沿第二方向延伸。5.如权利要求4所述的半导体结构，其特征在于，所述沟道结构包括：若干层叠的沟道层，相邻两层沟道层之间还具有栅极间隙。6.如权利要求5所述的半导体结构，其特征在于，所述栅极还位于沟道层之间的栅极间隙内。7.如权利要求1所述的半导体结构，其特征在于，部分所述切割隔离结构还位于层间介质层内，所述层间介质层内的切割隔离结构在第一方向上的尺寸大于所述栅极内的切割隔离结构在第一方向上的尺寸。8.一种半导体结构的形成方法，其特征在于，包括：提供衬底；形成位于所述衬底上的若干伪栅、层间介质层以及初始切割隔离结构，所述伪栅沿第一方向延伸，所述初始切割隔离结构沿第二方向贯穿所述伪栅，所述第二方向和第一方向不同，所述层间介质层包围所述伪栅以及初始切割隔离结构；去除所述伪栅，在所述层间介质层内形成栅极沟槽；对所述栅极沟槽内暴露出的初始切割隔离结构的侧壁进行减薄处理，形成切割隔离结构，且位于栅极沟槽内的部分切割隔离结构沿第一方向的尺寸达到预设尺寸；在所述减薄处理之后，在所述栅极沟槽内形成若干栅极。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底、以及位于所述基底上的沟道结构，所述沟道结构包括若干层叠的牺牲层以及位于相邻两层牺牲层之间...

【专利技术属性】
技术研发人员：纪世良，谭程，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：