一种半导体结构和半导体结构的制备方法技术

本申请实施例提供了一种半导体结构和半导体结构的制备方法，该半导体结构包括：衬底，衬底上包括第一有源区、第二有源区及隔离结构；其中，第一有源区和第二有源区通过隔离结构进行隔离；第一有源区包括第一掺杂区和第二掺杂区；第二有源区包括第三掺杂区和第四掺杂区；半导体结构还包括栅极结构，且栅极结构设置在第二掺杂区和第三掺杂区上方，且栅极结构与第二掺杂区和第三掺杂区连接。这样，本申请实施例的半导体结构能够提高器件集成度，改善半导体的电学性能。半导体的电学性能。半导体的电学性能。

【技术实现步骤摘要】
一种半导体结构和半导体结构的制备方法


[0001]本申请涉及半导体制作
，尤其涉及一种半导体结构和半导体结构的制备方法。

技术介绍

[0002]现有技术的动态随机存取存储器(DRAM)中，包含存储单元以及外围控制器件。随着半导体制造技术的进步，半导体元件设计规范中限定的关键尺寸越来越小，提高了外围控制器件的制造难度。

技术实现思路

[0003]本申请提供了一种半导体结构和半导体结构的制备方法，能够提高晶体管的集成度，改善晶体管的电学性能。
[0004]第一方面，本申请实施例提供了一种半导体结构，包括：
[0005]衬底，衬底上包括第一有源区、第二有源区及隔离结构；其中，第一有源区和第二有源区通过隔离结构进行隔离；
[0006]第一有源区包括第一掺杂区和第二掺杂区；第二有源区包括第三掺杂区和第四掺杂区；
[0007]半导体结构还包括栅极结构，且栅极结构设置在第二掺杂区和第三掺杂区上方，且栅极结构与第二掺杂区和第三掺杂区连接。
[0008]在一些实施例中，第二掺杂区和第三掺杂区的掺杂类型相同。
[0009]在一些实施例中，第一掺杂区和第四掺杂区的掺杂类型相反。
[0010]在一些实施例中，第三掺杂区和第四掺杂区的掺杂类型相同，且第三掺杂区和第四掺杂区的掺杂浓度不同。
[0011]在一些实施例中，第一掺杂区的掺杂类型为N型掺杂；第二掺杂区、第三掺杂区和第四掺杂区的掺杂类型为P型掺杂；第四掺杂区的掺杂浓度高于第三掺杂区的掺杂浓度。
[0012]在一些实施例中，第一有源区和/或第二有源区包括鳍状结构。
[0013]在一些实施例中，第二掺杂区位于第一有源区靠近第二有源区的一端，第三掺杂区位于第二有源区靠近第一有源区的一端。
[0014]在一些实施例中，第二掺杂区包括第一连接区，第一连接区将第一有源区的至少两个鳍状结构连接在一起。
[0015]在一些实施例中，第三掺杂区包括第二连接区，第二连接区将第二有源区的至少两个鳍状结构连接在一起。
[0016]第二方面，本申请实施例提供了一种半导体结构的制备方法，该方法包括：
[0017]提供衬底；
[0018]在衬底上形成第一有源区、第二有源区及隔离结构；其中，第一有源区和第二有源区通过隔离结构进行隔离；
[0019]在第一有源区两端分别形成第一掺杂区和第二掺杂区；在第二有源区两端分别形成第三掺杂区和第四掺杂区；
[0020]在第二掺杂区和第三掺杂区上方形成栅极结构，且栅极结构与第二掺杂区和第三掺杂区连接。
[0021]在一些实施例中，所述在衬底上形成第一有源区、第二有源区及隔离结构，包括：
[0022]在衬底上形成覆盖层，并在覆盖层上形成图案化掩膜；通过图案化掩膜对衬底进行图案转移处理，并去除图案化掩膜和覆盖层，得到第一有源区和第二有源区；在第一有源区和第二有源区之间填充绝缘材料，得到隔离结构。
[0023]在一些实施例中，所述在覆盖层上形成图案化掩膜，包括：
[0024]在覆盖层上形成初始图案；对初始图案进行切割处理，得到第一图案和第二图案；在第一图案和第二图案的侧壁沉积第一介质层，并去除第一图案和第二图案，保留第一介质层得到图案化掩膜。
[0025]在一些实施例中，该方法还包括：
[0026]在第一有源区和第二有源区上形成第一掩膜层，且第一掩膜层覆盖部分第一有源区和部分第二有源区，暴露第一有源区远离第二有源区的一端以及第二有源区远离第一有源区的一端；对第一有源区远离第二有源区的一端进行第一掺杂工艺，得到第一掺杂区；以及对第二有源区远离第一有源区的一端进行第二掺杂工艺，得到第四掺杂区；去除第一掩膜层，形成第二掩膜层，且第二掩膜层覆盖第一掺杂区和第四掺杂区，第二掩膜层未覆盖第一有源区靠近第二有源区的一端以及第二有源区靠近第一有源区的一端；对第一有源区靠近第二有源区的一端和第二有源区靠近第一有源区的一端进行第三掺杂工艺，得到第二掺杂区和第三掺杂区；去除第二掩膜层，并在第二掺杂区和第三掺杂区上形成栅极结构。
[0027]在一些实施例中，该方法还包括：
[0028]在第一有源区和第二有源区上形成第三掩膜层，且第三掩膜层覆盖部分第一有源区和部分第二有源区，暴露第一有源区靠近第二有源区的一端以及第二有源区靠近第一有源区的一端；对第一有源区靠近第二有源区的一端和第二有源区靠近第一有源区的一端进行第三掺杂工艺，得到第二掺杂区和第三掺杂区；
[0029]去除第三掩膜层，在第二掺杂区和第三掺杂区上形成栅极结构；对第一有源区远离第二有源区的一端进行第一掺杂工艺，得到第一掺杂区；以及对第二有源区远离第一有源区的一端进行第二掺杂工艺，得到第四掺杂区。
[0030]在一些实施例中，第一掺杂工艺与第三掺杂工艺的掺杂类型相反，第二掺杂工艺与第三掺杂工艺的掺杂类型相同，且第二掺杂工艺的掺杂浓度与第三掺杂工艺的掺杂浓度不同。
[0031]在一些实施例中，第一掺杂区的掺杂类型为N型掺杂；第二掺杂区、第三掺杂区和第四掺杂区的掺杂类型为P型掺杂；第四掺杂区的掺杂浓度高于第三掺杂区的掺杂浓度。
[0032]本申请实施例提供了一种半导体结构和半导体结构的制备方法，该半导体结构包括：衬底，衬底上包括第一有源区、第二有源区及隔离结构；其中，第一有源区和第二有源区通过隔离结构进行隔离；第一有源区包括第一掺杂区和第二掺杂区；第二有源区包括第三掺杂区和第四掺杂区；半导体结构还包括栅极结构，且栅极结构设置在第二掺杂区和第三掺杂区上方，且栅极结构与第二掺杂区和第三掺杂区连接。这样，栅极结构设置在第一有源
区中的第二掺杂区和第二有源区中的第三掺杂区上，能够通过一个栅极结构控制两个有源区的状态，从而提高器件集成度，改善半导体的电学性能。
附图说明
[0033]图1为本申请实施例提供的一种半导体结构的结构示意图；
[0034]图2为本申请实施例提供的另一种半导体结构的结构示意图；
[0035]图3为本申请实施例提供的又一种半导体结构的结构示意图；
[0036]图4为本申请实施例提供的一种半导体结构的电路示意图；
[0037]图5为本申请实施例提供的一种半导体结构的制备方法的流程示意图；
[0038]图6A为本申请实施例提供的一种半导体结构的制备过程示意图一；
[0039]图6B为本申请实施例提供的一种半导体结构的制备过程示意图二；
[0040]图7A为本申请实施例提供的一种半导体结构的制备过程示意图三；
[0041]图7B为本申请实施例提供的一种半导体结构的制备过程示意图四；
[0042]图8A为本申请实施例提供的一种半导体结构的制备过程示意图五；
[0043]图8B为本申请实施例提供的一种半导体结构的制备过程示意图六；
[0044]图9A为本申请实施例提供的一种半导体结构的制备过程示意图七；
[0045]图9B为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底上包括第一有源区、第二有源区及隔离结构；其中，所述第一有源区和所述第二有源区通过所述隔离结构进行隔离；所述第一有源区包括第一掺杂区和第二掺杂区；所述第二有源区包括第三掺杂区和第四掺杂区；所述半导体结构还包括栅极结构，且所述栅极结构设置在所述第二掺杂区和所述第三掺杂区上方，且所述栅极结构与所述第二掺杂区和所述第三掺杂区连接。2.根据权利要求1所述的半导体结构，其特征在于，所述第二掺杂区和所述第三掺杂区的掺杂类型相同。3.根据权利要求2所述的半导体结构，其特征在于，所述第一掺杂区和所述第四掺杂区的掺杂类型相反。4.根据权利要求3所述的半导体结构，其特征在于，所述第三掺杂区和所述第四掺杂区的掺杂类型相同，且所述第三掺杂区和所述第四掺杂区的掺杂浓度不同。5.根据权利要求4所述的半导体结构，其特征在于，所述第一掺杂区的掺杂类型为N型掺杂；所述第二掺杂区、所述第三掺杂区和所述第四掺杂区的掺杂类型为P型掺杂；所述第四掺杂区的掺杂浓度高于所述第三掺杂区的掺杂浓度。6.根据权利要求1所述的半导体结构，其特征在于，所述第一有源区和/或所述第二有源区包括鳍状结构。7.根据权利要求6所述的半导体结构，其特征在于，所述第二掺杂区位于所述第一有源区靠近所述第二有源区的一端，所述第三掺杂区位于所述第二有源区靠近所述第一有源区的一端。8.根据权利要求7所述的半导体结构，其特征在于，所述第二掺杂区包括第一连接区，所述第一连接区将所述第一有源区的至少两个鳍状结构连接在一起。9.根据权利要求7或8所述的半导体结构，其特征在于，所述第三掺杂区包括第二连接区，所述第二连接区将所述第二有源区的至少两个鳍状结构连接在一起。10.一种半导体结构的制备方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成第一有源区、第二有源区及隔离结构；其中，所述第一有源区和所述第二有源区通过所述隔离结构进行隔离；在所述第一有源区两端分别形成第一掺杂区和第二掺杂区；在所述第二有源区两端分别形成第三掺杂区和第四掺杂区；在所述第二掺杂区和所述第三掺杂区上方形成栅极结构，且所述栅极结构与所述第二掺杂区和所述第三掺杂区连接。11.根据权利要求10所述的制备方法，其特征在于，所述在所述衬底上形成第一有源区、第二有源区及隔离结构，包括：在所述衬底上形成覆盖层，并在所述覆盖层上形成图案化掩膜；通过所述图案化掩膜对所述衬底进行图案转移处理，并去除所述图案化掩膜和所述覆盖层，得到所述第一有源区和所述第二有源区；在所述第一有源区和所述第二有源区之间填充绝缘材料，得到所述隔离...

【专利技术属性】
技术研发人员：罗杰，肖德元，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：