包含耗尽层的III族氮化物器件制造技术

本文中描述了具有III

【技术实现步骤摘要】
【国外来华专利技术】包含耗尽层的III族氮化物器件


[0001]所公开的技术涉及半导体器件，特别是III族氮化物晶体管和开关。

技术介绍

[0002]当前，包括诸如晶体管、二极管、功率MOSFET和绝缘栅双极晶体管(IGBT)的器件的一般的功率半导体器件是用硅(Si)半导体材料制造的。最近，宽带隙材料(SiC、III
‑
N、III
‑
O、金刚石)由于它们优异的性能而被考虑用于功率器件。III族氮化物或III
‑
N半导体器件如氮化镓(GaN)器件现在正在成为用于承载大电流、支持高电压并提供非常低的导通电阻和快速切换时间的有吸引力的候选。当不需要将它们区分开时，术语器件将通常用于任何晶体管或开关或二极管。
[0003]图1中显示了III族极型(即，Ga极型)横向III
‑
N器件100的截面图。器件100包含源极接触21、漏极接触22、栅极接触23以及接入区域82和83。如本文中所使用的，器件的“接入区域”是指器件的源极接触和栅极接触之间以及栅极接触和漏极接触之间的两个区域，即，图1中的区域82和83。区域82，即在栅极的源极侧上的接入区域，通常称为源极侧接入区域，并且区域83，即在栅极的漏极侧上的接入区域，通常称为漏极侧接入区域。如本文中所使用的，器件的“栅极区域”81是指图1中晶体管的在两个接入区域82和83之间的部分。器件的栅极模块是指器件的层和材料的在器件的栅极区域81中或与栅极区域81相邻的部分，并且在其内通过施加栅极电压来调制电场以便调制器件的栅极区域中的沟道导电率。器件沟道是指当器件在导通(ON)状态下被偏置时在源极接触和漏极接触之间充当器件的电流路径的导电区域。源极接触21和漏极接触22电连接到横向二维电子气(2DEG)沟道19(由图1中的虚线表示)，该横向二维电子气沟道是在与III
‑
N势垒层13和III
‑
N沟道层12之间的界面相邻的III
‑
N沟道层12中被诱导出的，并且用作器件沟道。器件100的III
‑
N材料结构包含形成在合适的衬底10上方的III
‑
N缓冲层11。III
‑
N沟道层12形成在III
‑
N缓冲层上方并且III
‑
N势垒层13形成在III
‑
N沟道层12上方。III
‑
N势垒层13的带隙大于III
‑
N沟道层12的带隙。源极接触21、漏极接触22和栅极接触23均形成在III
‑
N材料结构的与衬底相反的一侧上方。绝缘体层18形成在III
‑
N材料结构的源极21和漏极22之间的表面上方。如果器件100是耗尽模式的器件，则绝缘体层18的一部分可以形成在栅极接触23和III
‑
N材料结构的顶部之间，如图1中所示。器件100包含场板26，所述场板26在绝缘体层18上方朝向漏极22在漏极侧接入区域83中延伸并连接到栅极23。场板26可以在器件的操作期间帮助管理漏极侧接入区域中的电场的分布。然而，当场板26是用于控制电场的主要方法时，在场板的角部处可能出现高电场峰值，从而在整个漏极侧接入区域中产生较差的电场均匀性。结果，需要大的栅极到漏极间距来制造可靠的III
‑
N晶体管，例如器件100。
[0004]尽管诸如图1中的器件100的高压Ga极型III
‑
N晶体管开始商业化，但迄今为止，具有高品质因数的III
‑
N晶体管的设计和制造已被证明是困难的。需要改进设计以改善器件的尺寸、效率和输出特性，从而加速市场适应性。

技术实现思路

[0005]本文中描述的是具有III
‑
N耗尽层(也称为电荷补偿层)的横向III
‑
N(例如GaN)器件，用于所述器件的III
‑
N材料形成为N极型取向。器件结构可以配置为具有稳定的阈值电压、低漏电流和高击穿电压，同时在栅极和漏极之间保持小的间隔，确保低的器件导通电阻。本说明书中描述的主题的一个或更多个实施方案的细节在附图和下面的描述中进行了阐述。根据说明书、附图和权利要求书，主题的其它特征、方面和优点将变得明显。
[0006]在第一方面中，III
‑
N器件包含III
‑
N层结构，所述III
‑
N层结构包含在III
‑
N势垒层和p型III
‑
N耗尽层之间的III
‑
N沟道层。III
‑
N沟道层包含在其中的2DEG，并且III
‑
N器件包含：源电极和漏电极，所述源电极和漏电极各自电连接到2DEG沟道；以及在源电极和漏电极之间的栅电极，栅极在III
‑
N层结构的上方。p型III
‑
N耗尽层包含在栅电极和漏电极之间的第一部分，并且p型III
‑
N耗尽层电连接到栅电极而与源电极和漏电极电隔离。
[0007]在第二方面中，晶体管包含N极型III
‑
N层结构。N极型层结构包含在III
‑
N势垒层和p型III
‑
N层之间的III
‑
N沟道层。晶体管包含源电极、漏电极以及在源极和漏极之间的栅电极，栅极在III
‑
N层结构上方，并且p型III
‑
N层电连接到栅电极。晶体管进一步包含在III
‑
N沟道层中的2DEG沟道，其中N极型III
‑
N层结构被配置为使得当栅极以0V相对于源极偏置时，2DEG沟道从源电极连续延伸到漏电极。
[0008]在第三方面中，晶体管包含III
‑
N层结构，所述III
‑
N层结构包含在III
‑
N势垒层和p型III
‑
N耗尽层之间的III
‑
N沟道层，其中III
‑
N沟道层包含形成在其中的2DEG沟道。晶体管包含：源电极和漏电极，所述源电极和漏电极各自电连接到2DEG沟道；以及在源极和漏极之间的栅电极，栅极在III
‑
N层结构的上方。p型III
‑
N耗尽层的第一部分电连接到栅电极，并且p型III
‑
N耗尽层的第二部分电连接到漏电极，并且第一部分和第二部分彼此电隔离。
[0009]在第四方面中，III
‑
N器件包含III
‑
N层结构，所述III
‑
N层结构包含III
‑
N沟道层和其中的2DEG沟道、在III
‑
N沟道层下方的III
‑
N势垒层以及在III
‑
N沟道层上方的p型III
‑
N型。器件进一步本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种III
‑
N器件，所述器件包含：III
‑
N层结构，所述III
‑
N层结构包含在III
‑
N势垒层和p型III
‑
N耗尽层之间的III
‑
N沟道层，其中所述III
‑
N沟道层包含形成在其中的2DEG沟道；源电极和漏电极，所述源电极和漏电极各自电连接到所述2DEG沟道；在所述源极和所述漏极之间的栅电极，所述栅极在所述III
‑
N层结构上方；其中所述p型III
‑
N耗尽层包含在所述栅电极和所述漏电极之间的第一部分；并且所述p型III
‑
N耗尽层电连接到所述栅电极而与所述源电极和所述漏电极电隔离。2.根据权利要求1所述的器件，其中所述III
‑
N材料结构生长为N极型取向。3.根据权利要求1所述的器件，其中所述p型III
‑
N耗尽层中的掺杂物浓度使得所述p型III
‑
N层中的面p型掺杂密度在所述2DEG沟道中移动电荷的面层电荷密度的10％至150％的范围内。4.根据权利要求1所述的器件，所述器件进一步包含在所述p型III
‑
N耗尽层和所述III
‑
N沟道层之间的第一Al
x
Ga1‑
x
N层，其中x在0.5和1之间，并且所述Al
x
Ga1‑
x
N层的厚度在0.5nm和5nm之间。5.根据权利要求4所述的器件，所述器件进一步包含在所述栅电极和所述p型III
‑
N耗尽层之间的n型GaN层。6.根据权利要求5所述的器件，所述器件进一步包含在所述n型GaN层和所述p型III
‑
N耗尽层之间的第二Al
x
Ga1‑
x
N层，其中x在0.5和1之间，并且所述Al
x
Ga1‑
x
N层的厚度在0.5nm和5nm之间。7.根据权利要求6所述的器件，所述器件进一步包含在所述第一n型GaN层和第二Al
y
Ga1‑
y
N层之间的第二n型GaN层，以及在所述p型III
‑
N耗尽层和所述第二Al
y
Ga1‑
y
N层之间的第二p型GaN层，其中所述第二n型GaN层和所述第二p型GaN层的掺杂密度大于所述n型GaN层和所述p型III
‑
N耗尽层的掺杂密度。8.根据权利要求1所述的器件，其中所述p型III
‑
N耗尽层包含与所述漏电极相邻的第一端部，并且从所述第一端部到所述漏电极的间隔在0.5μm和5μm之间。9.根据权利要求8所述的器件，其中所述栅电极包含场板，并且所述场板至少部分地在所述p型III
‑
N耗尽层的所述第一部分上方延伸。10.根据权利要求7所述的器件，其中所述漏电极包含场板，并且所述场板的一部分至少部分地在所述p型III
‑
N耗尽层的所述第一部分上方延伸。11.根据权利要求8所述的器件，其中所述第一端部的相对于所述p型III
‑
N耗尽层的底表面的侧壁角度在10度至80度之间。12.根据权利要求1所述的器件，其中所述p型III
‑
N耗尽层包含多个在所述III
‑
N沟道层上方的p型层，其中各层通过Al
x
Ga1‑
x
N层隔开，其中x在0.5和1之间，并且所述Al
x
Ga1‑
x
N层的厚度在0.5nm和5nm之间。13.根据权利要求12所述的器件，其中多个p型层各自包含与所述漏电极相邻的第一端部，并且所述第一端部到所述漏电极的所述间隔从靠近所述III
‑
N沟道层的所述p型层到远离所述III
‑
N沟道层的所述p型层增加。14.一种晶体管，所述晶体管包含：N极型III
...

【专利技术属性】
技术研发人员：戴维德，
申请(专利权)人：创世舫科技有限公司，
类型：发明
国别省市：