包括垂直栅极模块的横向III族氮化物器件制造技术

一种横向III‑N器件具有垂直栅极模块，该垂直栅极模块含取向为N极型或III族极型取向的III‑N材料。III‑N材料结构具有III‑N缓冲层、III‑N势垒层和III‑N沟道层。III‑N势垒层与III‑N沟道层之间的组分差异造成在III‑N沟道层中诱发2DEG沟道。p型III‑N本体层设置在源极侧接入区中的III‑N沟道层上方，而不在漏极侧接入区上方。n型III‑N覆盖层在p型III‑N本体层上方。接触n型III‑N覆盖层的源电极电连接到p型III‑N本体层，并且当栅电极以比阈值电压低的电压相对于源电极偏置时，与2DEG沟道电隔离。

【技术实现步骤摘要】
【国外来华专利技术】包括垂直栅极模块的横向III族氮化物器件
所公开的技术涉及半导体器件，具体地，涉及III族氮化物晶体管和开关。
技术介绍
当前，包括诸如晶体管、二极管、功率MOSFET和绝缘栅双极型晶体管(IGBT)之类的器件的一般的功率半导体器件是用硅(Si)半导体材料制造的。最近，宽带隙材料(SiC、III-NIII-O、金刚石)由于其优异的性能已被考虑用于功率器件。诸如氮化镓(GaN)器件的III-氮化物或III-N半导体器件现在成为新兴的用于承载大电流、支持高电压并提供非常低的导通电阻和快速切换时间的吸引人的候选。尽管高电压III-N二极管、晶体管和开关已开始商业化，但为了提高这些器件的性能、效率、可靠性和成本而需要进一步改进。当不需要将它们区分开时，术语“器件”一般将被用于任何晶体管或开关或二极管。在图1A和图1B中分别图示了III族极型(polar)横向III-N器件100A和N极型横向III-N器件100B的截面图。器件100A和100B各自包括源极接触21、漏极接触22、栅极接触23和接入区82和83。如本文中使用的，器件的“接入区”是指器件的源极接触与栅极接触之间以及栅极接触与漏极接触之间的两个区域，即，分别在图1A和图1B中的区域82和83。区域82(栅极的源极侧的接入区)通常被称为源极侧接入区域，并且区域83(栅极的漏极侧的接入区)通常被称为漏极侧接入区域。如本文中使用的，器件的“栅极区”81是指在图1A和图1B中的晶体管的在两个接入区82和83之间的部分。器件的栅极模块是指器件的层和材料的处于器件的栅极区中或与栅极区相邻的部分，并且在其内通过施加栅极电压而调制电场以便调制器件的栅极区中的沟道导电率。器件沟道是指当器件在导通(ON)状态下被偏置时在源极接触和漏极接触之间充当器件电流路径的导电区域。源极接触21和漏极接触22电连接到横向二维电子气(2DEG)沟道19(由图1A中的虚线指示)，该二维电子气沟道19是在与III-N势垒层14和III-N沟道层16之间的界面相邻的III-N沟道层16中引入的，并且用作器件沟道。图1A和图1B的器件的栅极区81中的器件沟道是从2DEG沟道的在栅极接触23下方的部分在横向方向上形成的。一般的III-N高电子迁移率晶体管(HEMT)和相关器件形成在以诸如[0001](C平面)取向之类的III族极型(例如，Ga极型)取向生长的III族氮化物材料上，如图1A中所示。也就是说，HEMT的源极接触、栅极接触和漏极接触形成在III-N材料层的III族面(例如，[0001]面)上，该III-N面通常在III-N材料层的与其上形成有III-N层的衬底相反的一侧。替选地，III-NHEMT可以形成在以诸如[000-1]取向之类的N极型(即，N面)取向生长的III族氮化物材料上，如图1B中所示。在这种情况下，HEMT的源极接触、栅极接触和漏极接触形成在III-N材料层的N面(例如，[000-1]面)上方。N极型III-N材料具有与III族极型III-N材料相反的方向的偏振场，因此可以使得能够实现不可以使用III族极型结构制造的III-N器件。在某些情况下，N极型III-N器件与III族极型器件相比可以表现出优异的特性，包括较低的静态和动态导通电阻，具有较高的电流密度、较高的功率密度和较高的可靠性。此外，III-NHEMT通常是耗尽模式(D模式)器件，这意味着它们是常导通的，即，当相对于源极向栅极施加零电压而相对于源极向漏极施加正电压时，它们传导电流。然而，在功率电子器件中，更期望的是没有在零栅极电压下导通大量电流并需要为了导通而相对于源极向栅极施加的足够正的电压的、被称为增强模式(E模式)器件的常关断器件。在功率电子器件中，E模式器件的使用可以通过防止万一电路故障器件意外导通，有助于增加安全性并减少器件、其它电路部件或整个功率系统受损的可能性。然而，仍需要改进E模式器件的电气性能，以进一步提高市场适应性。
技术实现思路
本文中描述的是具有垂直栅极模块的横向III-N(例如，GaN)器件，其III-N材料的取向为N极型或III族极型取向。器件结构可以被配置为具有稳定的阈值电压、低漏电流和高击穿电压，同时在栅极与漏极之间保持小的间距从而确保低导通电阻。在附图和以下描述中阐述了本说明书中描述的主题的实施例中的一个或更多个的细节。根据说明书、附图和权利要求书，主题的其它特征、方面和优点将变得清楚。在第一方面，描述了一种III-N器件。III-N器件包括在衬底上方的III-N材料结构。III-N材料结构包括III-N缓冲层、III-N势垒层和III-N沟道层，其中，III-N势垒层与III-N沟道层之间的组分差异造成在III-N沟道层中诱导2DEG沟道。III-N器件还包括：p型III-N本体层，其在器件的源极侧接入区中的III-N沟道层上方，而不在器件的漏极侧接入区中的III-N沟道层上方；n型III-N覆盖层，其在p型III-N本体层上方。III-N器件还包括源电极、栅电极和漏电极。源电极接触n型III-N覆盖层并电连接到p型III-N本体层，并且漏电极接触III-N沟道层，其中，当栅电极以比器件的阈值电压低的电压相对于源电极被偏置时，源电极与2DEG沟道电隔离。在第二方面，描述了一种III-N晶体管。晶体管包括：III-N材料结构；以及漏电极，其连接到III-N材料结构中的横向2DEG沟道。III-N晶体管还包括：源电极，其通过电流阻挡层与横向2DEG沟道分开。III-N晶体管还包括：栅电极，其被配置为调制流入源电极和横向2DEG沟道之间的倾斜或垂直的沟道中的电流，其中，晶体管的阈值电压大于0V。在第三方面，描述了一种电子器件。电子器件包括N极型III-N材料结构。III-N材料结构包括III-N沟道层、p型GaN本体层和n型GaN覆盖层。器件还包括：栅极接触，其在源极接触和漏极接触之间，其中，p型GaN本体层在源极接触和III-N沟道层之间并且漏极接触直接接触III-N沟道层。器件还包括：III-N层结构，其在栅极接触和p型GaN本体层的侧壁之间，其中，III-N层结构接触在源极接触和栅极接触之间的第一区域中的n型GaN覆盖层，并且接触栅极接触和漏极接触之间的第二区域中的III-N沟道层。在第四方面，描述了一种电子器件。器件包括：N极型III-N材料结构，其包括具有第一掺杂密度的第一n型GaN层，在具有第二掺杂密度的第一p型GaN层上方。器件还包括：电极，其至少部分在n型GaN层上方，其中，电极通过隧道结电连接到p型层。隧道结在p型GaN层和n型GaN层之间的界面中包括AlyGa1-yN层，其中，0<y≤1。在第五方面，描述了一种操作III-N器件的方法。方法包括将栅极接触以比阈值电压大的电压相对于源极接触被偏置，其中，在栅极绝缘体层与p型III-N层之间的垂直边界处形成反转沟道，由此将源极接触电连接到横向2DEG沟道。方法还包括将漏极接触相对于源极接触以正电压偏置，其中，电子从源极接触开始，通过反转沟道，流入横向2DEG沟道中，并且在源本文档来自技高网...

【技术保护点】
1.一种III-N器件，包括：/nIII-N材料结构，所述III-N材料结构在衬底上方，其中，所述III-N材料结构包括III-N缓冲层、III-N势垒层和III-N沟道层，其中，所述III-N势垒层与所述III-N沟道层之间的组分差异造成在所述III-N沟道层中诱导2DEG沟道；/np型III-N本体层，所述p型III-N本体层在所述器件的源极侧接入区中的所述III-N沟道层上方，而不在所述器件的漏极侧接入区中的所述III-N沟道层上方；以及/nn型III-N覆盖层，所述n型III-N覆盖层在所述p型III-N本体层上方；/n源电极、栅电极以及漏电极，所述源电极、所述栅电极以及所述漏电极各自在与所述衬底相反的一侧的所述III-N材料结构上方；/n其中，所述源电极接触所述n型III-N覆盖层并且电连接到所述p型III-N本体层，并且所述漏电极接触所述III-N沟道层；并且/n其中，当所述栅电极以比所述器件的阈值电压低的电压相对于所述源电极被偏置时，所述源电极与所述2DEG沟道电隔离。/n

【技术特征摘要】
【国外来华专利技术】20181012 US 62/745,2131.一种III-N器件，包括：
III-N材料结构，所述III-N材料结构在衬底上方，其中，所述III-N材料结构包括III-N缓冲层、III-N势垒层和III-N沟道层，其中，所述III-N势垒层与所述III-N沟道层之间的组分差异造成在所述III-N沟道层中诱导2DEG沟道；
p型III-N本体层，所述p型III-N本体层在所述器件的源极侧接入区中的所述III-N沟道层上方，而不在所述器件的漏极侧接入区中的所述III-N沟道层上方；以及
n型III-N覆盖层，所述n型III-N覆盖层在所述p型III-N本体层上方；
源电极、栅电极以及漏电极，所述源电极、所述栅电极以及所述漏电极各自在与所述衬底相反的一侧的所述III-N材料结构上方；
其中，所述源电极接触所述n型III-N覆盖层并且电连接到所述p型III-N本体层，并且所述漏电极接触所述III-N沟道层；并且
其中，当所述栅电极以比所述器件的阈值电压低的电压相对于所述源电极被偏置时，所述源电极与所述2DEG沟道电隔离。


2.根据权利要求1所述的器件，其中，所述III-N器件是N极型器件。


3.根据权利要求2所述的器件，其中，所述III-N势垒层在所述III-N沟道层和所述III-N缓冲层之间。


4.根据权利要求1所述的器件，还包括栅极绝缘体层，其中，所述栅极绝缘体层和所述栅电极形成在所述器件的栅极区中的所述p型层的垂直或倾斜的侧壁上方，所述栅电极还包括朝向所述源电极延伸的第一部分和朝向所述漏电极延伸的第二部分。


5.根据权利要求4所述的器件，其中，所述III-N器件被配置为使得当所述栅电极以比所述器件的所述阈值电压大的电压相对于所述源电极被偏置时，在与所述栅极绝缘体层相邻的所述p型III-N本体层中形成反转沟道，并且
在向所述漏电极施加正电压时，所述反转沟道将所述源电极电连接到所述2DEG沟道。


6.根据权利要求4所述的器件，其中，
所述III-N器件被配置为使得在所述栅电极以比所述器件的所述阈值电压大的电压相对于所述源电极被偏置时，包括所述2DEG沟道的导电器件沟道从所述源电极向所述漏电极连续地延伸；并且
在所述栅电极以比所述阈值电压小的电压相对于所述源电极被偏置并且所述漏电极具有相对于所述源电极的正电压偏置时，在所述III-N器件的所述栅极区中，所述器件沟道被耗尽移动电荷。


7.根据权利要求4所述的器件，还包括在所述栅极绝缘体层和所述III-N本体层之间的III-N层结构。


8.根据权利要求7所述的器件，其中，所述III-N层结构接触所述源极侧接入区中的所述III-N覆盖层并且接触所述漏极侧接入区中的所述III-N沟道层。


9.根据权利要求7所述的器件，其中，所述III-N层结构在所述源电极和所述漏电极之间连续地延伸。


10.根据权利要求7所述的器件，其中，所述III-N层结构至少包括与所述III-N本体层接触的GaN层。


11.根据权利要求10所述的器件，其中，所述III-N层结构还包括在所述栅极绝缘体层和所述GaN层之间的AlxGa1-xN层，其中，x在0.5和1之间。


12.根据权利要求4所述的器件，其中，所述III-N本体层的所述垂直或倾斜的侧壁与相反的所述III-N材料结构的顶表面之间的角度在20°和80°之间。


13.根据权利要求1所述的器件，还包括在所述III-N本体层和所述III-N材料结构之间的厚度在0.5nm至5nm的范围内的AlN层。


14.根据权利要求1所述的器件，还包括在所述III-N本体层和所述III-N覆盖层之间的的厚度在0.5nm至5nm的范围内的AlN层。


15.根据权利要求1所述的器件，其中，所述源电极直接接触并且电连接到所述p型III-N本体层。


16.一种III-N晶体管，包括：
III-N材料结构；
漏电极，所述漏电极连接到所述III-N材料结构中的横向2DEG沟道；
源电极，所述源电极通过电流阻挡层与所述横向2DEG沟道分开；以及
栅电极，所述栅电极被配置为调制流入所述源电极和所述横向2DEG沟道之间的倾斜或垂直的沟道中的电流；其中，
所述晶体管的阈值电压大于0V。


17.根据权利要求16所述的晶体管，其中，所述电流阻挡层的厚度大于50nm。


18.根据权利要求17所述的晶体管，其中，所述电流阻挡层被p型掺杂，并且当所述栅电...

【专利技术属性】
技术研发人员：乌梅什·米什拉，戴维德·比西，吉塔克·古普塔，卡尔·约瑟夫·诺伊费尔德，布赖恩·L·斯文森，拉柯许·K·拉尔，
申请(专利权)人：创世舫科技有限公司，
类型：发明
国别省市：美国;US