用于集成III-氮化物器件的模块配置制造技术

一种用于半桥电路的电子模块包括具有在第一金属层和第二金属层之间的绝缘层的基底衬底。穿过第一金属层形成的沟槽将第一金属层的第一部分、第二部分和第三部分彼此电隔离。高侧开关包括增强型晶体管和耗尽型晶体管。耗尽型晶体管包括导电衬底上的III

【技术实现步骤摘要】
【国外来华专利技术】用于集成III
‑
氮化物器件的模块配置


[0001]所公开的技术涉及被设计成实现提高的性能和可靠性的半导体电子模块。

技术介绍

[0002]目前，典型的功率半导体器件，包括诸如晶体管、二极管、功率MOSFET和绝缘栅双极晶体管(IGBT)的器件，是用硅(Si)半导体材料制造的。近年来，宽带隙材料(SiC、III
‑
N、III
‑
O、金刚石)由于其优异的性能而被考虑用于功率器件。III
‑
氮化物或III
‑
N半导体器件，诸如氮化镓(GaN)器件，现在正成为承载大电流、支持高电压并提供非常低的接通电阻和快速开关时间的有吸引力的候选。
[0003]图1A示出了半桥电路示意图100，其包括高侧开关晶体管102和低侧开关晶体管103。半桥电路具有高电压节点111和低电压或接地节点113。位于高侧晶体管102的源极和低侧晶体管103的漏极之间的半桥的输出节点112连接到负载电机(电感组件104)。为了确保图1A中电路的正常操作，DC高电压节点111必须保持为AC接地。也就是说，通过将电容器106的一个端子连接到高电压节点111并将电容器的另一端子连接到DC接地113，节点111可以电容耦合到接地113。因此，当晶体管102或103中的任一个被接通或关断时，电容器106可以根据需要充电或放电，以提供在电路的高电压侧和低电压侧保持基本恒定的电压所需的电流。
[0004]图1B示出了被配置为驱动三相电机的三相全桥电路120的电路示意图。电路120中的三个半桥122、124和126中的每一个都包括两个晶体管(141至146)，诸如图1A的半桥。三个半桥中的每一个都具有输出节点137、138或139。该电路中的每个晶体管能够在第一方向上阻挡电压，并且能够在第一方向上或者可选地在两个方向上传导电流。
[0005]当在图1A和图1B的电路中使用时，一种类型的显示出颇有前景的益处的晶体管是III
‑
N高电子迁移率晶体管(HEMT)，其可以用作图1A的半桥中的晶体管102和/或晶体管103，或者用作图1B的桥电路中的任何晶体管。大多数传统的III
‑
N HEMT和相关的晶体管器件通常是接通的(即，具有负阈值电压)，这意味着它们在零栅极电压下传导电流。这些具有负阈值电压的器件被称为耗尽型(D型)器件。在功率电子器件中，优选地具有常关器件(即，具有正阈值电压的器件)，当相对于源极向栅极施加零伏时，这些器件处于关断状态，以防止器件的意外接通，这可能导致器件或其它电路组件的损坏。常关器件通常被称为增强型(E型)器件。
[0006]迄今为止，高电压III
‑
N E型晶体管的可靠制造和操作被证明是非常困难的。单个高电压E型晶体管的一种替代方案是将高电压D型III
‑
N晶体管与低电压硅E型FET以共源共栅配置组合。如图2所示，共源共栅配置200包括被封围在封装205中的高电压D型晶体管223和低电压E型晶体管222。晶体管223的源电极234连接到晶体管222的漏电极213。晶体管223的栅电极235和晶体管222的源电极211相互连接，并连接到封装205的源极引线207。晶体管222的栅电极212连接到封装205的栅极引线208。晶体管223的漏电极236连接到封装205的漏极引线209。E型FET晶体管222包括形成在源极211和漏极213之间的本征体二极管237。在
图2的共源共栅配置200中配置的器件可以以与单个高电压E型晶体管相同的方式操作，引线207、208和209分别用作器件的源极、栅极和漏极，并且在许多情况下实现与单个高电压E型晶体管相同或相似的输出特性。
[0007]图1A和图1B的电路的普通操作方法包括开关的硬开关(即晶体管或共源共栅开关)。硬开关电路配置是这样一种配置，其中开关一接通就有高电流(例如，大于10A)通过它们，并且开关一关断就有高电压通过它们。在这些条件下切换的开关被称为“硬开关”。替代的电路配置利用附加的无源和/或有源组件，或者替代的信号定时技术，以允许开关被“软开关”。软开关电路配置是这样一种配置，其中开关在零电流(或接近零电流)条件下接通，在零电压(或接近零电压)条件下关断。已经开发了软开关方法和配置来解决在硬开关电路中观察到的高水平电磁干扰(EMI)和相关振铃，尤其是在高电流和/或高电压应用中。虽然软开关在许多情况下可以缓解这些问题，但是软开关所需的电路通常包括许多附加组件，导致总成本和复杂性增加。软开关通常还要求电路被配置为仅在满足零电流或零电压条件的特定时间进行开关，因此限制了可以施加的控制信号，并且在许多情况下降低了电路性能。因此，为了保持足够低的EMI水平以及降低电路电感和提高开关速度稳定性，对于硬开关电源开关电路来说，需要替代的配置和方法。

技术实现思路

[0008]本文描述了用于集成III
‑
N器件的模块配置，其中低电压增强型器件和高电压耗尽型III
‑
N器件被集成到单个电子组件模块中，以形成半桥和全桥功率开关电路。当不需要区分晶体管、开关或二极管时，术语“器件”通常用于表示它们。
[0009]在第一方面，描述了一种电子模块。电子模块包括基底衬底，基底衬底包括在第一金属层和第二金属层之间的绝缘层，第一金属层包括第一部分、第二部分和第三部分，穿过第一金属层形成的沟槽将第一金属层的第一部分、第二部分和第三部分彼此电隔离。电子模块还包括高侧开关，高侧开关包括增强型晶体管和耗尽型晶体管，其中，耗尽型晶体管包括导电衬底上的III
‑
N材料结构。电子模块还包括低侧开关。耗尽型晶体管的漏电极电连接到第一金属层的第一部分，增强型晶体管的源电极电连接到第一金属层的第二部分，增强型晶体管的漏电极电连接到耗尽型晶体管的源电极，耗尽型晶体管的栅电极电连接到导电衬底，并且导电衬底电连接到第一金属层的第二部分。
[0010]在第二方面，描述了一种半桥电路。半桥电路包括高侧开关和低侧开关，各自被封围在单个电子封装中，其中，封装包括高电压端子、输出端子和接地端子。高侧开关包括以共源共栅配置布置的第一增强型晶体管和第一耗尽型晶体管。低侧开关包括以共源共栅配置布置的第二增强型晶体管和第二耗尽型晶体管。第一III
‑
N晶体管的漏电极电连接到高电压端子，第一耗尽型III
‑
N晶体管的导电衬底电连接到输出端子，第二III
‑
N晶体管的漏电极电连接到输出端子，第二耗尽型III
‑
N晶体管的导电衬底电连接到接地端子。
[0011]在第三方面，描述了一种半桥电路。半桥电路包括高侧开关和低侧开关，各自封装在单个电子封装中。高侧开关连接到高电压节点，低侧开关连接到接地节点，电感器连接到配置在高侧开关和低侧开关之间的封装的输出端子。低侧开关包括以共源共栅配置布置的低电压增强型晶体管和高电压III
‑
N耗尽本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子模块，包括：基底衬底，所述基底衬底包括在第一金属层和第二金属层之间的绝缘层，所述第一金属层包括第一部分、第二部分和第三部分，其中，穿过所述第一金属层形成的沟槽将所述第一金属层的所述第一部分、所述第二部分和所述第三部分彼此电隔离；高侧开关，所述高侧开关包括增强型晶体管和耗尽型晶体管，其中，所述耗尽型晶体管包括在导电衬底上的III
‑
N材料结构；和低侧开关；其中，所述耗尽型晶体管的漏电极电连接到所述第一金属层的所述第一部分；所述增强型晶体管的源电极电连接到所述第一金属层的所述第二部分；所述增强型晶体管的漏电极电连接到所述耗尽型晶体管的源电极；所述耗尽型晶体管的栅电极电连接到所述导电衬底；并且所述导电衬底电连接到所述第一金属层的所述第二部分。2.根据权利要求1所述的电子模块，其中，所述低侧开关包括第二增强型晶体管和第二耗尽型晶体管，所述第二耗尽型晶体管包括在第二导电衬底之上的第二III
‑
N材料结构；其中，所述第二耗尽型晶体管的漏电极电连接到所述第一金属层的所述第二部分；所述第二增强型晶体管的源电极连接到所述第一金属层的所述第三部分；所述第二增强型晶体管的漏电极电连接到所述第二耗尽型晶体管的源电极；所述第二耗尽型晶体管的栅电极电连接到所述第二导电衬底；并且所述第二导电衬底电连接到所述第一金属层的所述第三部分。3.根据权利要求2所述的电子模块，其中，所述高侧开关和所述低侧开关形成半桥电路。4.根据权利要求2所述的电子模块，其中，所述耗尽型晶体管被配置成在所述高侧开关被偏置为关断时能够阻挡至少600V，并且在所述高侧开关被偏置为接通时传导大于30A的电流。5.根据权利要求2所述的电子模块，还包括电容器，其中，所述电容器的第一端子电连接到所述第一金属层的所述第一部分，并且所述电容器的第二端子电连接到所述第一金属层的所述第三部分。6.根据权利要求5所述的电子模块，其中，所述电容器在所述沟槽之上垂直延伸。7.根据权利要求5所述的电子模块，其中，所述电容器是包括串联的电阻性组件和电容性组件的混合电容器。8.根据权利要求7所述的电子模块，其中，所述电阻性组件大于0.1ohm，并且所述电容性组件大于0.1nF。9.根据权利要求1所述的电子模块，其中：所述栅电极、所述源电极和所述漏电极在所述III
‑
N材料结构的与所述导电衬底相反的一侧；所述III
‑
N材料结构包括形成在其中的通孔，并且所述栅电极通过所述通孔电连接到所述导电衬底。10.根据权利要求1所述的电子模块，还包括封装，其中，所述基底衬底、所述高侧开关
和所述低侧开关被封围在所述封装内。11.根据权利要求10所述的电子模块，还包括被封围在所述封装内的栅极驱动器，其中，所述栅极驱动器的第一端子连接到所述第一增强型晶体管的栅电极，并且所述栅极驱动器的第二端子连接到所述第二增强型晶体管的栅电极。12.根据权利要求1所述的电子模块，其中，还包括与所述高侧开关并联连接的第二高侧开关和与所述低侧开关并联连接的第二低侧开关。13.根据权利要求1所述的电子模块，其中，所述第一金属层的所述第二部分连接到所述电子模块的输出节点。14.根据权利要求13所述的电子模块，其中，所述模块被配置为使得在操作期间，所述第一金属层的所述第一部分连接到DC电压源，并且所述第一金属层的所述第三部分连接到DC接地。15.一种半桥电路，包括：高侧开关和低侧开关，所述高侧开关和所述低侧开关各自被封围在单个电子封装中，所述封装包括高电压端子、输出端子和接地端子；并且所述高侧开关包括以共源共栅配置布置的第一增强型晶体管和第一耗尽型III
‑
N晶体管；并且所述低侧开关包括以共源共栅配置布置的第二增强型晶体管和第二耗尽型III
‑
N晶体管；其中，所述第一III
‑
N晶体管的漏电极电连接到所述高电压端子，所述第一耗尽型III
‑
N晶体管的导电衬底电连接到所述输出端子，所述第二III
‑
N晶体管的漏电极电连接到所述输出端子，所述第二耗尽型III
‑
N晶...

【专利技术属性】
技术研发人员：大卫，
申请(专利权)人：创世舫科技有限公司，
类型：发明
国别省市：