【技术实现步骤摘要】
【国外来华专利技术】III
‑
氮化物器件的集成设计
[0001]相关申请的交叉引用
[0002]本申请要求2019年3月21日提交的美国临时申请序列No.62/821,946的优先权。
[0003]所公开技术涉及设计成实现增加的性能和可靠性的半导体电子器件。
技术介绍
[0004]当前，典型的功率半导体器件(包括诸如晶体管、二极管、功率MOSFET和绝缘栅双极晶体管(IGBT)等器件)是使用硅(Si)半导体材料制造。特别是近年来，由于宽带隙材料(SiC、III
‑
N、III
‑
O、金刚石)具有优良性质，已考虑将其用于功率器件。III
‑
氮化物或III
‑
N半导体器件(诸如氮化镓(GaN)器件)现出现作为有吸引力的候选以携载大量电流，支持高电压且提供具有快速切换次数的极低导通电阻。
[0005]最常规的III
‑
N高电子迁移率晶体管(HEMT)和相关的晶体管器件通常为导通的(即，具有负阈值电压)，这意味着其可传导零栅...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：III
‑
N器件，所述III
‑
N器件包括III
‑
N材料结构的第一侧上的导电衬底，以及所述III
‑
N材料结构的与所述衬底相对的侧上的第一栅极、第一源极和第一漏极；以及场效应晶体管(FET)，所述FET包括第二半导体材料结构、第二栅极、第二源极和第二漏极，所述第二源极在所述第二半导体材料结构的与所述第二漏极相对的侧上；其中所述FET的所述第二漏极直接接触并且电连接到所述III
‑
N器件的所述第一源极；并且所述III
‑
N材料结构具有穿过暴露出所述衬底的顶表面的部分的所述III
‑
N材料结构的部分而形成的通孔，并且所述第一栅极通过所述通孔电连接到所述导电衬底。2.根据权利要求1所述的III
‑
N器件，其中，所述衬底为空穴浓度大于1x10
19
个空穴/cm3的掺杂p型。3.根据权利要求2所述的III
‑
N器件，其中，所述衬底被配置成通过背面金属层电耦接到电路接地。4.根据权利要求1所述的III
‑
N器件，其中，所述III
‑
N材料结构包括III
‑
N缓冲层、III
‑
N沟道层和III
‑
N势垒层，其中，所述缓冲层掺杂有铁、镁或碳。5.根据权利要求4所述的III
‑
N器件，其中，所述III
‑
N势垒层与所述III
‑
N沟道层之间的组分差异导致在所述III
‑
N沟道层中引起横向2DEG沟道，并且所述第一源极和第一漏极电连接到所述2DEG。6.根据权利要求4所述的III
‑
N器件，其中，所述III
‑
N缓冲层具有大于4μm的厚度，并且能够阻挡大于600V。7.根据权利要求1所述的III
‑
N器件，其中，所述FET的所述第二漏极通过焊料、焊膏或导电环氧树脂直接接触并且电连接到所述III
‑
N器件的所述第一源极。8.根据权利要求1所述的III
‑
N器件，其中，所述第一栅极的顶表面被完全包封在介电材料中。9.根据权利要求1所述的III
‑
N器件，其中，所述III
‑
N材料结构被定向在N极取向上。10.根据权利要求1所述的III
‑
N器件，其中，所述器件还包括在所述第一源极与所述第一漏极之间的有源区，并且所述通孔形成在所述有源区的外部。11.根据权利要求10所述的III
‑
N器件，其中，所述FET至少部分地在所述有源区上方。12.一种电子部件，包括：增强模式晶体管；耗尽模式晶体管，所述耗尽模式晶体管包括导电衬底；以及封装，所述封装包括导电结构性封装基底，所述封装围封所述增强模式晶体管和所述耗尽模式晶体管两者；其中所述耗尽模式晶体管的漏极电极电连接到所述封装的漏极引线，所述增强模式晶体管的栅极电极电连接到所述封装的栅极引线，所述增强模式晶体管的源极电极电连接到所述导电结构性封装基底；其中所述耗尽模式晶体管的栅极电极直接接触并且电连接到所述导电衬底，所述导电衬底直接接触并且电连接到所述导电结构性封装基底，并且所述导电结构性封装基底电连接到所述封装的源极引线。
13.根据权利要求12所述的电子部件，其中，所述耗尽模式晶体管的所述栅极电极电连接到所述封装的所述源极引线而无需外部栅极导线连接件。14.根据权利要求12所述的电子部件，其中，所述耗尽模式晶体管包括在所述导电衬底上的III
‑
N材料结构。15.根据权利要求14所述的电子部件，其中，所述耗尽模式晶体管的所述栅极电极在所述III
‑
N材料结构的与所述导电衬底相对的侧上，所述III
‑
N材料结构包括延伸到所述导电衬底的过孔，并且所述耗尽模式晶体管的所述栅极电极通过所述过孔电连接到所述导电衬底。16.根据权利要求15所述的电子部件，其中，所述过孔在所述耗尽模式晶体管的有源区的外部...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。