氧化物半导体三维集成的cascode增强型GaN功率器件及制作方法技术

本发明专利技术提出氧化物半导体三维集成的cascode增强型GaN功率器件，包括GaN MIS

【技术实现步骤摘要】
氧化物半导体三维集成的cascode增强型GaN功率器件及制作方法


[0001]本专利技术涉及半导体
，尤其是氧化物半导体三维集成的cascode增强型GaN功率器件及制作方法。

技术介绍

[0002]从20世纪60年代开始，硅基CMOS工艺一直主导着半导体产业。近年来随着电力电子技术的不断发展，市场对大功率器件的需求不断扩大，同时对它的要求也越来越高。而由于硅材料本身物理特性的限制，性能提升的空间已经日益狭小，且同时带来了成本升高的弊端。以氮化镓(GaN)为代表的第三代宽禁带半导体因具有高临界击穿场强、高电子迁移率以及高热导系数等优势而在高频、高功率、高温、小型轻量化领域展现出巨大的潜力。
[0003]由于自发极化和压电极化会在GaN HEMT器件产生高浓度的二维电子气，沟道2DEG的存在使得器件处于导通状态。因此，常规GaN HEMT工作模式属于耗尽型，其驱动电压与常规驱动芯片的电平不兼容，造成驱动电路变复杂。除此之外，零偏压下器件会导通，也造成在电力电子应用中存在安全隐患。因此，产业界需要增强型的GaN功率器件。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.氧化物半导体三维集成的cascode增强型GaN功率器件，其特征在于：所述GaN功率器件包括GaN MIS
‑
HEMT和氧化物半导体FET两者进行金属互联形成的cascode级联结构，为增强型功率器件，所述GaN MIS
‑
HEMT由硅基衬底上外延的GaN/AlGaN叠层、高k介质、源/漏/栅电极、钝化层以及场板结构组成；所述增强型氧化物半导体FET在钝化层上方制备，自下而上分别为底栅电极、高k栅介质、氧化物半导体沟道、源/漏电极以及钝化层；cascode级联结构中，氧化物半导体FET漏极和GaN MIS
‑
HEMT源极以第一金属层（17）互连，氧化物半导体FET源极和GaN MIS
‑
HEMT栅极以第二金属层（19）互连；第一金属层、第二金属层之间以以钝化层作为绝缘层；所述增强型GaN功率器件的阈值电压由氧化物半导体FET决定，通过调节氧化物半导体的氧空位浓度及栅极金属功函数来实现增强性能，且阈值电压可调。2.根据权利要求1所述的氧化物半导体三维集成的cascode增强型GaN功率器件，其特征在于：所述氧化物半导体FET元件与耗尽型GaN HEMT均设于GaN衬底的AlGaN势垒层（1）上；AlGaN势垒层下顺序设置GaN沟道层（2）、GaN缓冲层（3）、Si衬底（4）。3.氧化物半导体三维集成的cascode增强型GaN功率器件的制作方法，用于制备权利要求1所述的氧化物半导体三维集成的cascode增强型GaN功率器件，其特征在于：包括以下步骤；步骤S1：将GaN衬底依次放在丙酮、异丙醇溶液中进行清洗，最后用氮气枪吹干；步骤S2：在衬底上通过离子注入进行器件有源区隔离，隔绝器件与器件之间的电学干扰；步骤S3：光刻定义出GaN MIS
‑
HEMT的源极和漏极区域，在衬底上采用电子束蒸发连续沉积金属层作为GaN MIS
‑
HEMT的源极（5）和GaN MIS
‑
HEMT的漏极（6），剥离掉源漏电极之外区域的金属，之后退火形成合金欧姆接触；步骤S4：在用原子层沉积工艺沉积高k介质层（7），即高k栅介质层；步骤S5：在高k介质层上旋涂光刻胶并用电子束曝光将栅极图案化，采用物理气相沉积蒸镀金属层作为GaN MIS
‑
HEMT的栅极（8），并剥离多余的金属；步骤S6：采用增强型等离子化学气相沉积钝化层（9）；步骤S7：光刻定义出GaN MIS
‑
HEMT的源极区域，对GaN MIS
‑
HEMT源极区域的电极区域进行刻蚀开窗；采用光学光刻定义出源场板图形并沉积金属作为GaN MIS
‑
HEMT的场板电极（10）与源电极相连；步骤S8：旋涂光刻胶并用电子束曝光将氧化物半导体FET栅极图案化，使用PVD物理气相沉积在氧化物半导体FET有源区蒸镀作为氧化物半导体FET底部栅极（11）；步骤S9：用原子层沉积工艺...

【专利技术属性】
技术研发人员：李调阳，陈泽权，王昊哲，
申请(专利权)人：福州大学，
类型：发明
国别省市：