半导体器件及其形成方法技术

公开了具有空气间隔件结构的半导体器件及其形成方法。半导体器件包括衬底、设置在衬底上的纳米结构沟道区域、围绕纳米结构沟道区域的栅极结构、设置在栅极结构上的第一空气间隔件、设置在衬底上的源极/漏极(S/D)区域以及设置在S/D区域上的接触结构。接触结构包括设置在S/D区域上的硅化物层、设置在硅化物层上的导电层、沿导电层的侧壁设置的介电层以及沿阻挡层的侧壁设置的第二空气间隔件。阻挡层的侧壁设置的第二空气间隔件。阻挡层的侧壁设置的第二空气间隔件。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]随着半导体技术的进步，对更高存储容量、更快处理系统、更高性能和更低成本的需求不断增加。为了满足这些需求，半导体工业不断按比例缩小半导体器件的尺寸，诸如金属氧化物半导体场效应晶体管(MOSFET)，包括平面MOSFET、鳍式场效应晶体管(finFET)和全环栅FET(GAA FET)。这种按比例缩小增加了半导体制造工艺的复杂性。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体器件，包括：衬底；纳米结构沟道区域，设置在所述衬底上；栅极结构，围绕所述纳米结构沟道区域；第一空气间隔件，设置在所述栅极结构上；源极/漏极(S/D)区域，设置在所述衬底上；以及接触结构，设置在所述源极/漏极区域上，其中，所述接触结构包括：硅化物层，设置在所述源极/漏极区域上；导电层，设置在所述硅化物层上；介电层，沿所述导电层的侧壁设置；以及第二空气间隔件，沿所述阻挡层的侧壁设置。
[0004]本申请的另一些实施例提供了一种半导体器件，包括：衬底；纳米结构沟道区域，设置在所述衬底上；栅极结构，围绕所述纳米结构沟道区域；源极/漏极(S/D)区域，设置在所述衬底上；以及接触结构，设置在所述源极/漏极区域上，其中，所述接触结构包括：硅化物层，设置在所述源极/漏极区域上；导电层，设置在所述硅化物层上；第一介电层，沿所述导电层的侧壁设置；第二介电层，沿所述第一介电层的侧壁设置；以及空气间隔件，设置在所述第一介电层和所述第二介电层之间。
[0005]本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在衬底上形成具有以交替配置布置的第一纳米结构层和第二纳米结构层的超晶格结构；在所述超晶格结构上形成多晶硅结构；在所述衬底上形成源极/漏极(S/D)区域；用栅极结构替换所述多晶硅结构和所述第二纳米结构层；在所述栅极结构上形成第一空气间隔件；在所述源极/漏极区域上形成开口；沿所述开口的侧壁形成半导体层；在所述开口中和所述半导体层上形成导电层；以及去除所述半导体层以沿所述导电层的侧壁形成第二空气间隔件。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。
[0007]图1示出了根据一些实施例的半导体器件的等距视图。
[0008]图2A至图5C示出了根据一些实施例的具有空气间隔件结构的半导体器件的截面图。
[0009]图6是根据一些实施例的用于制造具有空气间隔件结构的半导体器件的方法的流程图。
[0010]图7A至图7Q示出了根据一些实施例的具有空气间隔件结构的半导体器件在其制造工艺的各个阶段的截面图。
[0011]图8是根据一些实施例的用于制造具有空气间隔件结构的另一半导体器件的方法的流程图。
[0012]图9A至图9I示出了根据一些实施例的具有空气间隔件结构的另一半导体器件在其制造工艺的各个阶段的截面图。
[0013]图10是根据一些实施例的用于制造具有空气间隔件结构的另一半导体器件的方法的流程图。
[0014]图11A至图11L示出了根据一些实施例的具有空气间隔件结构的另一半导体器件在其制造工艺的各个阶段的截面图。
[0015]图12是根据一些实施例的用于制造具有空气间隔件结构的另一半导体器件的方法的流程图。
[0016]图13A至图13I示出了根据一些实施例的具有空气间隔件结构的另一半导体器件在其制造工艺的各个阶段的截面图。
[0017]现在将参考附图描述说明性实施例。在附图中，相同的参考标号通常指示完全相同、功能相同和/或结构相同的元件。具有相同注释的元件的讨论彼此适用，除非另有说明。
具体实施方式
[0018]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，用于在第二部件上方形成第一部件的工艺可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文所用，在第二部件上形成第一部件意味着第一部件形成为与第二部件直接接触。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复本身不指示所讨论的各个实施例和/或配置之间的关系。
[0019]为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0020]应该指出，说明书中对“一个实施例”、“实施例”、“示例性实施例”、“示例性”等的引用指示所描述的实施例可以包括特定部件、结构或特性，但是每个实施例可能不一定包括特定部件、结构或特性。此外，这种短语不一定指相同的实施例。此外，当结合实施例描述特定部件、结构或特性时，结合其它实施例实现这种部件、结构或特性在本领域技术人员的知识范围内，无论是否明确描述。
[0021]应该理解，本文中的措辞或术语是为了描述而非限制的目的，从而使得本说明书的术语或措辞将由相关领域的技术人员根据本文的教导来解释。
[0022]在一些实施例中，术语“约”和“基本上”可以指示在值的5％范围内变化(例如，值
的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)的给定量的值。这些值仅仅是实例而不旨在限制。术语“约”和“基本上”可以指相关领域技术人员根据本文的教导解释的值的百分比。
[0023]本文公开的鳍结构可以通过任何合适的方法来图案化。例如，鳍结构可以使用一种或多种光刻工艺来图案化，包括双重图案化或多重图案化工艺。双重图案化或多重图案化工艺可以结合光刻和自对准工艺，从而允许创建具有例如小于使用单个、直接光刻工艺可获得的间距的图案。例如，在衬底上方形成并且使用光刻工艺图案化牺牲层。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后剩余的间隔件可以用于图案化鳍结构。
[0024]半导体器件(例如，MOSFET、finFET或GAA FET)的可靠性和性能已经受到半导体器件的按比例缩小的不利影响。按比例缩小在栅极结构和源极/漏极(S/D)接触结构之间产生较小的电隔离区域(例如，间隔件结构)。这种较小的电隔离区域可能不足以减小栅极结构和S/D接触结构之间的耦合电容。此外，较小的电隔离区域可能不足以防止栅极结构和S/D接触结构之间的电流泄漏，这可能导致半导体器件可靠性和性能下降。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；纳米结构沟道区域，设置在所述衬底上；栅极结构，围绕所述纳米结构沟道区域；第一空气间隔件，设置在所述栅极结构上；源极/漏极(S/D)区域，设置在所述衬底上；以及接触结构，设置在所述源极/漏极区域上，其中，所述接触结构包括：硅化物层，设置在所述源极/漏极区域上；导电层，设置在所述硅化物层上；介电层，沿所述导电层的侧壁设置；以及第二空气间隔件，沿所述阻挡层的侧壁设置。2.根据权利要求1所述的半导体器件，还包括：导电覆盖层，设置在所述栅极结构上，其中，所述第一空气间隔件设置为与所述导电覆盖层相邻。3.根据权利要求1所述的半导体器件，还包括：绝缘覆盖层，设置在所述栅极结构上，其中，所述第一空气间隔件设置在所述绝缘覆盖层和所述栅极结构的栅极电介质之间。4.根据权利要求1所述的半导体器件，其中，所述第一空气间隔件设置在所述栅极结构的栅极介电层上。5.根据权利要求1所述的半导体器件，还包括：其它介电层，设置在所述栅极结构上，其中，所述其它介电层的部分围绕所述第一空气间隔件。6.根据权利要求1所述的半导体器件，还包括：其它介电层，设置在所述接触结构上，其中，所述其它介电层的部分围绕所述第二空气间隔件。7.根据权利要求1所述的半导体器件，还包括：第一介电层和第二介电层，分别设置在...

【专利技术属性】
技术研发人员：苏焕杰，黄麟淯，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：