深NWELL接触结构制造技术

本发明专利技术涉及深NWELL接触结构，揭示一种集成结构，包括：(除其它组件以外)具有第一杂质的深阱结构，接触该深阱结构并具有第二杂质的阱行，将该阱行封闭于封闭区内的阱接触环，位于该阱行上的晶体管层，位于该晶体管层内的晶体管，以及接触该深阱结构的至少一个环封闭接触。该环封闭接触设置于该封闭区内。此类结构还包括接触该阱接触环及该环封闭接触的阱接触连接。触连接。触连接。

【技术实现步骤摘要】
深NWELL接触结构


[0001]本揭示涉及晶体管装置，尤其涉及位于晶体管装置内的接触结构。

技术介绍

[0002]晶体管装置使用不同掺杂的区域(不同极性掺杂)来提供相反类型的晶体管。一些结构使用具有一种极性掺杂的下方层(片)以及设置于上方的相反掺杂的行(row)。此类不同掺杂的结构用以偏置晶体管，以获得不同的操作效果。

技术实现思路

[0003]依据本文中的一个实施例，本文中的结构包括(除其它组件以外)具有第一杂质的深阱(deep well)结构。此类结构还包括接触该深阱结构并具有第二杂质的阱行(well row)。此类结构还包括将该阱行封闭(enclose)于封闭区内的阱接触环(well contact ring)。此类结构还包括位于该阱行上的晶体管层。此类结构还包括位于该晶体管层内的晶体管。此类结构还包括接触该深阱结构的至少一个环封闭接触(ring
‑
enclosed contact)。该环封闭接触设置于该封闭区内。此类结构还包括接触该阱接触环及该环封闭接触的阱接触连接(well contact connection)。
[0004]依据本文中的另一个实施例，本文中的结构包括(除其它组件以外)具有第一杂质的深阱结构。此类结构还包括自该深阱结构延伸的阱行。该阱行具有第二杂质，且该第一杂质与该第二杂质具有相反的极性。此类结构还包括在该阱行之间的区域中自该深阱结构延伸的隔离结构。该隔离结构物理接触(physically contact)该阱行，且该隔离结构将相邻的阱行彼此绝缘。此类结构还包括自该深阱结构延伸的阱接触环。该阱接触环封闭封闭区。该阱行位于该封闭区内。此类结构还包括晶体管层，其包括介电材料，位于该阱行及该隔离结构上。此类结构还包括位于该晶体管层内的晶体管。该晶体管中的相邻晶体管具有相反的极性。此类结构还包括自该深阱结构延伸的至少一个环封闭接触。该环封闭接触设置于该封闭区内。此类结构还包括与该阱接触环及该环封闭接触连接的阱接触连接。该阱接触连接设置于该晶体管层上。
[0005]依据本文中的另一个实施例，本文中的结构包括(除其它组件以外)具有第一杂质的深阱结构。该深阱结构设置于第一层中。此类结构还包括自该深阱结构延伸的阱行。该阱行设置于与该第一层平行的第二层中。该阱行具有第二杂质。该第一杂质与该第二杂质具有相反的极性。此类结构还包括在该阱行之间的区域中自该深阱结构延伸的隔离结构。该隔离结构位于该第二层内。该隔离结构物理接触该阱行，且该隔离结构将相邻的阱行彼此绝缘。此类结构还包括自该深阱结构延伸的阱接触环。该阱接触环位于该第二层内。该阱接触封闭封闭区。该阱行位于该封闭区内。此类结构还包括设置于与该第一层及第二层平行的第三层中的晶体管层。该晶体管层包括介电材料。该第二层位于该第一层与该第三层之间。此类结构还包括位于该晶体管层内的晶体管。该晶体管中的相邻晶体管具有相反的极性。此类结构还包括自该深阱结构延伸的至少一个环封闭接触。该环封闭接触设置于该封
闭区内。此类结构还包括与该阱接触环及该环封闭接触连接的阱接触连接。该阱接触连接设置于该晶体管层上，位于与该第一层、第二层以及第三层平行的第四层中，且该第三层位于该第二层与该第四层之间。
附图说明
[0006]通过参照附图自下面的详细说明将更好地理解本文中的实施例，该些附图并不一定按比例绘制，且其中：
[0007]图1A是显示依据本文中的实施例的集成电路结构的顶视示意图；
[0008]图1B
‑
1D是显示依据本文中的实施例的集成电路结构的沿图1A中所示的线A
‑
A及B
‑
B的剖视示意图；以及
[0009]图2
‑
8是显示依据本文中的实施例的集成电路结构的顶视示意图。
具体实施方式
[0010]如上所述，在集成电路结构中使用不同掺杂的结构偏置晶体管，以获得不同的操作效果。包括片式(sheet
‑
type)深阱结构的一些结构使用连续的接触(例如环接触)以与该深阱结构电性连接，其中，该环接触围绕晶体管组。被封闭于该环接触内的这些晶体管组可作为独立的系统或芯片上系统(system
‑
on
‑
chip；SOC)操作，或者作为其它类似装置操作。
[0011]在一些情况下，当使用环接触结构来偏置片式深阱结构时，偏置电压在该片式深阱结构内的不同位置可能不一致。偏置电压可随着与该环接触的距离增加而变化。本文中所述的结构通过使用位于环封闭区内的一个或多个额外接触来解决此类问题。通过这些结构，连接导体将此类封闭接触与环接触连接。
[0012]现在请参照附图，图1A
‑
1D显示本文中的示例结构。更具体地说，图1A是显示依据本文中的实施例的集成电路结构100的顶视示意图。图1B
‑
1C是分别沿图1A中所示的线A
‑
A及B
‑
B的剖视示意图，显示同一集成电路结构100的部分。图1D是图1C的限定部分的剖视示意图，显示依据本文中的实施例的两个互补晶体管106A、106B。
[0013]如图1A
‑
1D中所示，这些结构100可包括(除其它组件以外)一个或多个下方衬底(underlying substrate)101以及位于衬底101上或中具有第一杂质的深阱结构102。衬底101可为任意合适的(一种或多种)材料，且通常为具有足够的结构刚性的未掺杂硅材料，以向相邻层提供物理支撑。如图1B
‑
1D中所示，深阱结构102形成任意命名的“第一”层。
[0014]该深阱结构有时被称为片(sheet)或片式结构，因为深阱结构102是不间断的、连续的层，整个层具有一致的掺杂浓度及杂质类型。在一些例子中，深阱结构102可在半导体衬底内作为杂质存在。此类杂质相对于本征半导体产生过剩的价电子。在一个例子中，该杂质可为N型或P型。N型杂质可包括例如锑、砷、磷等，而P型杂质可包括例如硼、铝、镓等。
[0015]此类结构100还包括与深阱结构102物理接触并自其向上(例如，沿图1B
‑
1C中所示的任意命名的“第一”方向)延伸的阱行104。在此随意的方向术语中，该第一方向从结构100的相对底部向相对顶部移动。因此，在此随意的方向命名中，图1A及2
‑
8是“自顶向下”的视图，且图1B
‑
1D是相对于该自顶向下的视图的“侧”或“剖”视图。通过使用此类随意的方向术语，位于“底部”的衬底101以及所有其它所述特征相对于该“底部”向结构100的“顶部”发展。本文中的结构没有规定的方向，且术语顶部、底部、侧面等是出于讨论方便的目的使用，
没有绝对的方向含义，且仅用以表示不同组件的相对位置。
[0016]类似地，图1B
‑
1C的阱行104设置于紧邻并平行于该第一层的任意命名的“第二”层中。阱行104具有与该第一杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，其特征在于，包括：深阱结构，具有第一杂质；阱行，接触该深阱结构并具有第二杂质；阱接触环，将该阱行封闭于封闭区内；晶体管层，位于该阱行上；晶体管，位于该晶体管层内；以及至少一个环封闭接触，接触该深阱结构，其中，该环封闭接触设置于该封闭区内。2.如权利要求1所述的结构，其特征在于，该至少一个环封闭接触包括多个环封闭接触，以及其中，所有该环封闭接触位于该封闭区内。3.如权利要求2所述的结构，其特征在于，位于该封闭区内的该环封闭接触的模式与位于该深阱结构中的偏置电压模式对应。4.如权利要求1所述的结构，其特征在于，该环封闭接触自该深阱结构延伸穿过该晶体管层。5.如权利要求1所述的结构，其特征在于，还包括与该阱接触环及该环封闭接触连接的阱接触连接，其中，该阱接触连接自该阱接触环延伸穿过该晶体管层，以及其中，该阱接触连接沿该晶体管层的表面延伸。6.如权利要求1所述的结构，其特征在于，该环封闭接触经设置以中断该阱行的其中之一。7.如权利要求1所述的结构，其特征在于，该至少一个环封闭接触包括中心接触以及多个环封闭接触，其中，该中心接触设置于该封闭区的中心，以及其中，该环封闭接触与该中心接触以大于该阱行的其中之一的宽度的两倍的间距隔开。8.一种结构，其特征在于，包括：深阱结构，具有第一杂质；阱行，自该深阱结构延伸，其中，该阱行具有第二杂质，以及其中，该第一杂质与该第二杂质具有相反的极性；隔离结构，在该阱行间的区域中自该深阱结构延伸，其中，该隔离结构物理接触该阱行，以及其中，该隔离结构将相邻的阱行彼此绝缘；阱接触环，自该深阱结构延伸，其中，该阱接触环封闭封闭区，其中，该阱行位于该封闭区内；晶体管层，包括介电材料，位于该阱行及该隔离结构上；晶体管，位于该晶体管层内，其中，该晶体管中的相邻晶体管具有相反的极性；至少一个环封闭接触，自该深阱结构延伸，其中，该环封闭接触设置于该封闭区内；以及阱接触连接，与该阱接触环及该环封闭接触连接，其中，该阱接触连接设置于该晶体管层上。9.如权利要求8所述的结构，其特征在于，该至少一个环封闭接触包括多个环封闭接触，以及其中，所有该环封闭接触位于该封闭区内。10.如权利要求9所述的结构，其特征在于，位于该封闭区内的该环封闭接触的模式与位于该深阱结构中的偏置电压模式对应。
11.如权利要求8所述的结构，其特征在于，该环封闭接触自该深阱结构延伸穿过...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：