System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开涉及半导体结构,更具体地,涉及具有富陷阱区(高电阻率区)和低电阻率区的集成结构和制造方法。
技术介绍
1、在高电阻率半导体衬底上的bicmos集成对于不同的器件需要不同的参数。这些不同的参数在驻留于同一衬底上的所有集成器件(例如电路)之间可能不兼容。在制造过程中,这些不同的参数还可能导致其他器件的低良品率。
技术实现思路
1、在本公开的一方面,一种结构包括:高电阻率半导体衬底;有源器件,其位于所述高电阻率半导体衬底之上;以及低电阻率区,其浮置在所述高电阻率半导体衬底中,并位于所述有源器件下方。
2、在本公开的一方面,一种结构包括:处理衬底,其包括高电阻率半导体材料;掩埋绝缘体层,其位于所述处理衬底上方;半导体层,其位于所述掩埋绝缘体层上;有源器件,其位于所述半导体层之上;非单晶半导体区,其位于所述有源器件下方的所述处理衬底中,并且接触所述掩埋绝缘体层的下侧;以及低电阻率区,其浮置在所述处理衬底中,并位于所述有源器件下方。
3、在本公开的一方面,一种方法包括:在高电阻率半导体衬底之上形成有源器件;以及形成低电阻率区,所述低电阻率区浮置在所述高电阻率半导体衬底中并位于所述有源器件下方。
【技术保护点】
1.一种结构,包括:
2.根据权利要求1所述的结构,其中,所述高电阻率半导体衬底包括位于掩埋绝缘体层和顶部半导体层下方的高电阻率处理衬底。
3.根据权利要求2所述的结构,其中,所述低电阻率区在所述掩埋绝缘体层和所述高电阻率处理衬底中的所述有源器件下方浮置且不接触所述掩埋绝缘体层和所述有源器件,其中在所述有源器件与所述低电阻率区之间具有高电阻率区。
4.根据权利要求3所述的结构,其中,所述低电阻率区包括硼。
5.根据权利要求3所述的结构,还包括位于高电阻率处理衬底中的非单晶半导体区。
6.根据权利要求5所述的结构,其中,所述非单晶半导体区包括与所述掩埋绝缘体层的下侧接触且与所述低电阻率区分隔开的非晶半导体材料和多晶半导体材料中的一种。
7.根据权利要求5所述的结构,其中,所述非单晶半导体区包括与所述掩埋绝缘体层的下侧接触且与所述低电阻率区分隔开的富陷阱半导体区。
8.根据权利要求5所述的结构,其中,所述有源器件包括逻辑晶体管。
9.根据权利要求5所述的结构,还包括位于所述高电阻率处理衬底
10.根据权利要求5所述的结构,还包括位于所述高电阻率处理衬底之上且没有所述低电阻率区的器件,所述器件包括位于所述器件下方的所述非单晶半导体区。
11.根据权利要求5所述的结构,还包括位于所述高电阻率处理衬底之上且没有所述非单晶半导体区的器件,所述器件包括位于所述器件下方的所述低电阻率区。
12.一种结构,包括:
13.根据权利要求12所述的结构,其中,所述低电阻率区包括硼,并且所述非单晶半导体区包括非晶半导体材料和多晶半导体材料中的一种。
14.根据权利要求12所述的结构,其中,所述非单晶半导体区包括与所述掩埋绝缘体层的下侧接触且与所述低电阻率区分隔开的富陷阱半导体材料。
15.根据权利要求12所述的结构,还包括位于所述半导体层之上的第二器件,其中,位于所述第二器件下方的所述高电阻率半导体材料没有所述低电阻率区和所述非单晶半导体区。
16.根据权利要求15所述的结构,还包括位于所述半导体层之上的第三器件,其中,位于所述第三器件下方的所述高电阻率半导体材料没有所述低电阻率区且包括所述非单晶半导体区。
17.根据权利要求16所述的结构,还包括位于所述处理衬底之上的第四器件,其中,位于所述第四器件下方的所述高电阻率半导体材料没有所述非单晶半导体区且包括所述低电阻率区。
18.根据权利要求12所述的结构,其中,所述有源器件包括辐射硬化的逻辑器件。
19.根据权利要求12所述的结构,其中,所述低电阻率区包括硼。
20.一种方法,包括:
...【技术特征摘要】
1.一种结构,包括:
2.根据权利要求1所述的结构,其中,所述高电阻率半导体衬底包括位于掩埋绝缘体层和顶部半导体层下方的高电阻率处理衬底。
3.根据权利要求2所述的结构,其中,所述低电阻率区在所述掩埋绝缘体层和所述高电阻率处理衬底中的所述有源器件下方浮置且不接触所述掩埋绝缘体层和所述有源器件,其中在所述有源器件与所述低电阻率区之间具有高电阻率区。
4.根据权利要求3所述的结构,其中,所述低电阻率区包括硼。
5.根据权利要求3所述的结构,还包括位于高电阻率处理衬底中的非单晶半导体区。
6.根据权利要求5所述的结构,其中,所述非单晶半导体区包括与所述掩埋绝缘体层的下侧接触且与所述低电阻率区分隔开的非晶半导体材料和多晶半导体材料中的一种。
7.根据权利要求5所述的结构,其中,所述非单晶半导体区包括与所述掩埋绝缘体层的下侧接触且与所述低电阻率区分隔开的富陷阱半导体区。
8.根据权利要求5所述的结构,其中,所述有源器件包括逻辑晶体管。
9.根据权利要求5所述的结构,还包括位于所述高电阻率处理衬底之上且没有所述低电阻率区和所述非单晶半导体区的器件。
10.根据权利要求5所述的结构,还包括位于所述高电阻率处理衬底之上且没有所述低电阻率区的器件,所述器件包括位于所述器件下方的所述非单晶半导体区。
<...【专利技术属性】
技术研发人员:V·杰恩,C·R·肯尼,J·J·派卡里克,
申请(专利权)人:格芯美国集成电路科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。