System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 垂直双极结型晶体管的阵列布置制造技术_技高网

垂直双极结型晶体管的阵列布置制造技术

技术编号:41418669 阅读:12 留言:0更新日期:2024-05-21 20:52
本发明专利技术涉及垂直双极结型晶体管的阵列布置,披露包括双极结型晶体管的结构以及形成此类结构的方法。该结构包括具有顶部表面的衬底,位于该衬底中的沟槽隔离区、以及位于该衬底的该顶部表面上的基极层。该基极层延伸穿过该沟槽隔离区。第一双极结型晶体管包括位于该衬底中的第一集电极以及位于该第一基极层的第一部分上的第一发射极。该第一基极层的该第一部分设置于该第一集电极与该第一发射极间。第二双极结型晶体管包括位于该衬底中的第二集电极以及位于该第一基极层的第二部分上的第二发射极。该第一基极层的该第二部分设置于该第二集电极与该第二发射极间。

【技术实现步骤摘要】

本专利技术涉及集成电路及半导体装置制造,尤其涉及包括双极结型晶体管的结构以及形成此类结构的方法。


技术介绍

1、双极结型晶体管是一种三端子电子装置,其包括发射极(emitter)、集电极(collector),以及定义与该发射极及集电极的相应结的本征基极。在pnp双极结型晶体管中,发射极及集电极由p型半导体材料组成,而本征基极由n型半导体材料组成。在npn双极结型晶体管中,发射极及集电极由n型半导体材料组成,而本征基极由p型半导体材料组成。在操作期间,基极-发射极结为正向偏置,基极-集电极结为反向偏置,且集电极-发射极电流可通过基极-发射极电压控制。

2、异质结双极型晶体管是双极结型晶体管的变体,其中,半导体材料具有不同的能带隙,从而形成异质结。例如,异质结双极型晶体管的集电极及发射极可由硅构成,而异质结双极型晶体管的本征基极可由硅-锗构成,其由窄于硅的能带隙表征。异质结双极型晶体管可因引入异质结而呈现高频性能的改善。

3、电阻式随机访问存储器装置提供一种嵌入式非易失性存储器技术。电阻式随机访问存储器装置的位单元(bitcell)包括电阻式存储器元件以及控制用以写入、擦除,以及读取该电阻式存储器元件的操作的访问晶体管。由于电阻式存储器元件是非易失性的,因此,当该电阻式随机访问存储器装置不通电时,该电阻式存储器元件保留数据的位作为储存内容。电阻式随机访问存储器装置的该非易失性与易失性存储器技术(例如静态随机访问存储器装置,其中,在断电时所储存的内容最终丢失;以及动态随机访问存储器装置,其中,若不定期刷新,所储存的内容丢失)截然不同。

4、场效应晶体管通常被用作电阻式随机访问存储器装置中的访问晶体管。电阻式随机访问存储器装置的位单元的可靠操作对场效应晶体管施加限制。例如,施加于场效应晶体管上的最小电压及驱动电流要求限制了缩小位单元尺寸的能力。因此,位单元的可扩展性受到限制。

5、包括双极结型晶体管的结构以及形成此类结构的方法都需要改进。


技术实现思路

1、依据本专利技术的一个实施例,一种结构包括具有顶部表面的衬底,位于该衬底中的沟槽隔离区,以及位于该衬底的该顶部表面上的基极层(base layer)。该基极层延伸穿过该沟槽隔离区。第一双极结型晶体管包括位于该衬底中的第一集电极以及位于该第一基极层的第一部分上的第一发射极。该第一基极层的该第一部分设置于该第一集电极与该第一发射极间。第二双极结型晶体管包括位于该衬底中的第二集电极以及位于该第一基极层的第二部分上的第二发射极。该第一基极层的该第二部分设置于该第二集电极与该第二发射极间。

2、依据本专利技术的一个实施例,一种方法包括在衬底中形成沟槽隔离区,以及在该衬底的顶部表面上形成基极层。该基极层延伸穿过该沟槽隔离区。该方法还包括形成第一双极结型晶体管,该第一双极结型晶体管包括位于该衬底中的第一集电极以及位于该基极层的第一部分上的第一发射极,以及形成第二双极结型晶体管,该第二双极结型晶体管包括位于该衬底中的第二集电极以及位于该基极层的第二部分上的第二发射极。该基极层的该第一部分设置于该第一集电极与该第一发射极间,且该基极层的该第二部分设置于该第二集电极与该第二发射极间。

本文档来自技高网...

【技术保护点】

1.一种结构,其特征在于,包括:

2.如权利要求1所述的结构,其特征在于,还包括:

3.如权利要求2所述的结构,其特征在于,该第一沟槽隔离区设置于该第一阱与该第二阱间的该衬底中。

4.如权利要求2所述的结构,其特征在于,还包括:

5.如权利要求4所述的结构,其特征在于,该第一阱邻接该第三阱,且该第二阱邻接该第三阱。

6.如权利要求2所述的结构,其特征在于,该第一阱、该第二阱、该第一发射极、以及该第二发射极具有p型导电性,且该第一基极层具有n型导电性。

7.如权利要求2所述的结构,其特征在于,该第一基极层是包括半导体材料的条状物,且该第一阱及该第二阱垂直于该条状物纵向排列。

8.如权利要求1所述的结构,其特征在于,还包括:

9.如权利要求8所述的结构,其特征在于,还包括:

10.如权利要求9所述的结构,其特征在于,还包括:

11.如权利要求8所述的结构,其特征在于,该第一基极层是包括半导体材料的第一条状物,该第二基极层是包括该半导体材料的第二条状物,且该第二条状物平行于该第一条状物纵向排列。

12.如权利要求8所述的结构,其特征在于,该第一基极层及该第二基极层包括硅锗,该硅锗包括n型掺杂物。

13.如权利要求8所述的结构,其特征在于,还包括:

14.如权利要求1所述的结构,其特征在于,还包括:

15.如权利要求14所述的结构,其特征在于,还包括:

16.如权利要求14所述的结构,其特征在于,该第一存储器元件及该第二存储器元件分别包括第一电极、第二电极、以及设置于该第一电极与该第二电极间的开关层。

17.如权利要求1所述的结构,其特征在于,该第一沟槽隔离区与该衬底的该顶部表面基本共面。

18.如权利要求1所述的结构,其特征在于,该第一基极层包括纵向布置于该第一部分与该第二部分间的第三部分,且该第一基极层的该第三部分与该第一沟槽隔离区重叠。

19.如权利要求18所述的结构,其特征在于,该第一基极层的该第三部分直接接触该第一沟槽隔离区。

20.一种方法,其特征在于,包括:

...

【技术特征摘要】

1.一种结构,其特征在于,包括:

2.如权利要求1所述的结构,其特征在于,还包括:

3.如权利要求2所述的结构,其特征在于,该第一沟槽隔离区设置于该第一阱与该第二阱间的该衬底中。

4.如权利要求2所述的结构,其特征在于,还包括:

5.如权利要求4所述的结构,其特征在于,该第一阱邻接该第三阱,且该第二阱邻接该第三阱。

6.如权利要求2所述的结构,其特征在于,该第一阱、该第二阱、该第一发射极、以及该第二发射极具有p型导电性,且该第一基极层具有n型导电性。

7.如权利要求2所述的结构,其特征在于,该第一基极层是包括半导体材料的条状物,且该第一阱及该第二阱垂直于该条状物纵向排列。

8.如权利要求1所述的结构,其特征在于,还包括:

9.如权利要求8所述的结构,其特征在于,还包括:

10.如权利要求9所述的结构,其特征在于,还包括:

11.如权利要求8所述的结构,其特征在于,该第一基极层是包括半导体材料的第一条状物,该第二基极层是包括该半导...

【专利技术属性】
技术研发人员:J·J·派卡里克宇宏夫厚尔·杰恩A·德里克森V·戈皮纳特
申请(专利权)人:格芯美国集成电路科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1