一种高驱动倍数标准单元库的版图结构制造技术

本发明专利技术提供一种高驱动倍数标准单元库的版图结构，电源线轨道；电源线轨道沿其长度方向布置在标准单元中间，电源线轨道长度与所述标准单元的宽度齐平；电源线轨道两端分别设有位于第一层金属线；第一层金属线的长度方向沿标准单元的长度方向；电源线轨道中间走线通过第一层金属线以外的金属线走线；地线；地线位于所述标准单元的最上方和最下方；地线与所述第一层金属线连接；PMOS管；PMOS管位于电源线轨道的正下方；NMOS管；NMOS管位于标准单元的上下两端，且与地线相邻。本发明专利技术的高驱动倍数标准单元库的版图结构相比传统的高驱动倍数标准单元库的版图结构，其面积大大缩减，驱动力得到很大提高。力得到很大提高。力得到很大提高。

【技术实现步骤摘要】
一种高驱动倍数标准单元库的版图结构


[0001]本专利技术涉及半导体
，特别是涉及一种高驱动倍数标准单元库的版图结构。

技术介绍

[0002]传统的高驱动倍数标准单元，其电源线轨道位于标准单元的最上方的轨道。地线位于标准单元的最下方的轨道。PMOS型晶体位于标准单元上端，满足流片厂家提供的设计规则的基础上尽可能靠近电源线并将尺寸做到最大。NMOS型晶体位于标准单元下端，满足流片厂家提供的设计规则的基础上尽可能靠近地线并将尺寸做到最大。该做法需要面积为(N*Track)*(X*Pitch)，其中Track为水平方向金属线最小距离，N是0.5的整数倍，N*Track代表标准单元的高度。所述Pitch为垂直平方向金属线最小距离，X为标准单元的驱动倍数。
[0003]但是传统的高驱动倍数标准单元其驱动力要求高，传统方法只能通过增加横向宽度采用并联的方式提高驱动力，面积会有很大的损失。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种高驱动倍数标准单元库的版图结构，用于解决现有技术中标准单元库只能通过增加横向宽度采用并联的方式提高驱动力，面积会有很大的损失的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种高驱动倍数标准单元库的版图结构，至少包括：
[0006]电源线轨道；所述电源线轨道沿其长度方向布置在标准单元中间，所述电源线轨道长度与所述标准单元的宽度齐平；
[0007]所述电源线轨道两端分别设有位于第一层金属线；所述第一层金属线的长度方向沿所述标准单元的长度方向；所述电源线轨道中间走线通过所述第一层金属线以外的金属线走线；
[0008]地线；所述地线位于所述标准单元的最上方和最下方；所述地线与所述第一层金属线连接；
[0009]PMOS管；所述PMOS管位于所述电源线轨道的正下方；
[0010]NMOS管；所述NMOS管位于所述标准单元的上下两端，且与地线相邻。
[0011]优选地，所述第一层金属线还用于与其他单元相互拼接。
[0012]优选地，所述电源线轨道中间走线通过所述第一层金属线以外的金属线走线的方式包括：所述电源线轨道中间走线通过位于所述第一层金属线以上的金属线走线。
[0013]优选地，所述电源线轨道中间走线通过位于所述第一层金属线以上的金属线走线以使得所述第一层金属线上下连接PMOS和NMOS。
[0014]优选地，所述电源线轨道中间走线为位于所述第一层金属线以上的金属线，该金属线为横向的金属线。
[0015]优选地，所述第一层金属线与顶层金属线相连。
[0016]优选地，所述标准单元的面积为(2*N*Track)*(X*Wpmos/(2*Wpmos+Spmos)*Pitch)，其中Wpmos为所述PMOS管的宽度，Spmos为所述PMOS管的间距；Pitch为沿横向所述第一层金属线的最小距离；Track为沿纵向所述第一层金属线的最小距离；N是0.5的整数倍；X为标准单元的驱动倍数。
[0017]如上所述，本专利技术的高驱动倍数标准单元库的版图结构，具有以下有益效果：本专利技术的高驱动倍数标准单元库的版图结构相比传统的高驱动倍数标准单元库的版图结构，其面积大大缩减，驱动力得到很大提高。
附图说明
[0018]图1显示为本专利技术的高驱动倍数标准单元库的版图结构示意图。
具体实施方式
[0019]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0020]请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0021]本专利技术提供一种高驱动倍数标准单元库的版图结构，至少包括：
[0022]电源线轨道；所述电源线轨道沿其长度方向布置在标准单元中间，所述电源线轨道长度与所述标准单元的宽度齐平；
[0023]所述电源线轨道两端分别设有位于第一层金属线；所述第一层金属线的长度方向沿所述标准单元的长度方向；所述电源线轨道中间走线通过所述第一层金属线以外的金属线走线；
[0024]地线；所述地线位于所述标准单元的最上方和最下方；所述地线与所述第一层金属线连接；
[0025]PMOS管；所述PMOS管位于所述电源线轨道的正下方；
[0026]NMOS管；所述NMOS管位于所述标准单元的上下两端，且与地线相邻。
[0027]如图1所示，图1显示为本专利技术的高驱动倍数标准单元库的版图结构示意图，该高驱动倍数标准单元库的版图结构，至少包括：
[0028]电源线轨道VDD；所述电源线轨道VDD沿其长度方向布置在标准单元中间，所述电源线轨道VDD长度与所述标准单元的宽度齐平；
[0029]所述电源线轨道VDD两端分别设有位于第一层金属线M1；所述第一层金属线M1的长度方向沿所述标准单元的长度方向；所述电源线轨道VDD中间走线通过所述第一层金属线M1以外的金属线走线；
[0030]地线VSS；所述地线VSS位于所述标准单元的最上方和最下方；所述地线VSS与所述
第一层金属线M1连接；
[0031]PMOS管01；所述PMOS管01位于所述电源线轨道VDD的正下方；
[0032]NMOS管02；所述NMOS管02位于所述标准单元的上下两端，且与地线VSS相邻。
[0033]本专利技术进一步地，本实施例的所述第一层金属线M1还用于与其他单元相互拼接。
[0034]本专利技术进一步地，本实施例的所述电源线轨道中间走线通过所述第一层金属线M1以外的金属线走线的方式包括：所述电源线轨道VDD中间走线通过位于所述第一层金属线M1以上的金属线走线。
[0035]本专利技术进一步地，本实施例的所述电源线轨道VDD中间走线通过位于所述第一层金属线M1以上的金属线走线以使得所述第一层金属线M1上下连接PMOS和NMOS。
[0036]本专利技术进一步地，本实施例的所述电源线轨道VDD中间走线为位于所述第一层金属线M1以上的金属线，该金属线为横向的金属线。
[0037]本专利技术进一步地，本实施例的所述第一层金属线M1与顶层金属线相连。
[0038]本专利技术进一步地，本实施例的所述标准单元的面积为(2*N*Track)*(X*Wpmos/(2*Wpmos+Spmos)*Pitch)，其中Wpmos为所述PMOS管的宽度，Spmos为所述PMOS管的间距；Pitch为沿横向所述第一层金属线的最小距离；Track为沿纵向所述第一层金属线的最小距离；N是0.5的整数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高驱动倍数标准单元库的版图结构，其特征在于，至少包括：电源线轨道；所述电源线轨道沿其长度方向布置在标准单元中间，所述电源线轨道长度与所述标准单元的宽度齐平；所述电源线轨道两端分别设有位于第一层金属线；所述第一层金属线的长度方向沿所述标准单元的长度方向；所述电源线轨道中间走线通过所述第一层金属线以外的金属线走线；地线；所述地线位于所述标准单元的最上方和最下方；所述地线与所述第一层金属线连接；PMOS管；所述PMOS管位于所述电源线轨道的正下方；NMOS管；所述NMOS管位于所述标准单元的上下两端，且与地线相邻。2.根据权利要求1所述的高驱动倍数标准单元库的版图结构，其特征在于：所述第一层金属线还用于与其他单元相互拼接。3.根据权利要求1所述的高驱动倍数标准单元库的版图结构，其特征在于：所述电源线轨道中间走线通过所述第一层金属线以外的金属线走线的方式包括：所述电源线轨道中间走线通过位于所述第一层金属线以上的金属线走线...

【专利技术属性】
技术研发人员：高唯欢，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：