一种多端口快响应的静电防护结构制造技术

本发明专利技术公开一种多端口快响应的静电防护结构，属于静电放电防护领域，包括：由电源到地的TVS二极管泄放路径，在ESD脉冲到来时，TVS二极管将其两端间的电压箝位在一个预定的数值上，确保后面的电路元件免受瞬态高能量的冲击而损坏；由ESD电流检测电路触发大尺寸NMOS管开启的泄放路径，对进入端口的静电快速响应及时打开泄放通路；GGNMOS结构构成的大电流泄放路径，多个端口之间多条大泄放通路相互配合使用，实现强鲁棒性。本发明专利技术能充分利用各个泄放支路，节省版图面积，降低芯片成本。降低芯片成本。降低芯片成本。

【技术实现步骤摘要】
一种多端口快响应的静电防护结构


[0001]本专利技术涉及静电放电防护
，特别涉及一种多端口快响应的静电防护结构。

技术介绍

[0002]随着IC(IntegratedCircuit，集成电路)技术的快速发展，电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，给IC芯片及电子产品带来无法估量的损失。通常这些干扰来自于电力设备的开关操作、交流电网的不稳定、雷击干扰及静电放电等，瞬态干扰几乎无处不在、无时不有，使从事IC设计的工作者防不胜防。因此，设计高效的多端口快响应ESD防护电路，对IC领域的发展具有重要的科学与经济价值。
[0003]为解决瞬态干扰，研究人员专利技术了一种高效能的电路保护器件TVS，即瞬态抑制二极管，可对瞬态干扰有效抑制。TVS是在稳压管工艺基础上发展起来的一种新产品，当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度(最高达10
‑
12
秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。由于TVS起保护作用时动作迅速、寿命长、使用方便，因此在瞬变电压防护领域有着非常广泛的应用。
[0004]传统的IC多端口ESD防护多采用大尺寸的二极管、GGNMOS等结构，响应速度较慢，或者端口与端口之间设计独立的ESD泄放路径，造成ESD防护结构占据较大的芯片面积，防护效率不高等问题。

技术实现思路

[0005]本专利技术的目的在于提供一种多端口快响应的静电防护结构，以解决目前IC芯片多端口的ESD防护设计较为复杂，难度较高的问题。
[0006]为解决上述技术问题，本专利技术提供了一种多端口快响应的静电防护结构，包括：
[0007]由电源到地的TVS二极管泄放路径，在ESD脉冲到来时，TVS二极管将其两端间的电压箝位在一个预定的数值上，确保后面的电路元件免受瞬态高能量的冲击而损坏；
[0008]由ESD电流检测电路触发大尺寸NMOS管开启的泄放路径，对进入端口的静电快速响应及时打开泄放通路；
[0009]GGNMOS结构构成的大电流泄放路径，多个端口之间多条大泄放通路相互配合使用，实现强鲁棒性。
[0010]在一种实施方式中，所述静电防护结构包括电源端口、第一端口、第二端口、地端口、第一二极管～第三二极管、TVS二极管、第一电阻～第三电阻、第一NMOS管～第五NMOS管、电容、第一PMOS管～第二PMOS管；其中，
[0011]电源端口的右端同时连接第一二极管的正极和TVS二极管的负极；第一二极管的负极与第二二极管的负极相连，第二二极管的正极同时连接第一端口的右端和第三二极管的负极；
[0012]第一电阻的第二端与第一NMOS管的栅极相连；电容的下极板连接第一NMOS管的漏极；第一NMOS管的漏极与同时连接第一PMOS管的栅极和第二NMOS管的栅极；第一PMOS管的漏极同时与第二NMOS管的漏极和第二PMOS管的栅极相连；第二电阻的第二端与第三NMOS管的栅极相连；第二PMOS管的漏极同时连接第四NMOS管的栅极和第三NMOS管的漏极；第五NMOS管的栅极与第三电阻的第一端相连；
[0013]所述电源端口的左端与外部电源相连，所述第一端口的左端与外部电路相连。
[0014]在一种实施方式中，所述第一电阻的第一端、电容的上极板、第一PMOS管的源极、第二电阻的第一端、第二PMOS管的源极、第四NMOS管的漏极、第五NMOS管的漏极、第二端口的左端均连接在第一二极管的负极和第二二极管的负极之间，所述第二端口的右端与外部电路相连。
[0015]在一种实施方式中，所述第三二极管的正极、TVS二极管的正极、第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极、第三电阻的第二端、第五NMOS管的源极均与地端口的右端相连；所述地端口的左端与地相连。
[0016]在一种实施方式中，当电源端口到其他端口泄放时，
[0017]电源端口、第一二极管、第二二极管、第三二极管和地端口构成第一泄放路径；当ESD脉冲到来时，第一泄放路径上的第二二极管、第三二极管反向击穿，将ESD脉冲泄放到地；
[0018]电源端口、TVS二极管和地端口构成第二泄放路径，ESD脉冲到来时，第二泄放路径上的TVS二极管以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，确保后面的电路元件免受瞬态高能量的冲击而损坏；
[0019]电源端口、第一二极管、第一电阻、第一NMOS管、电容、第一PMOS管、第二NMOS管、第二电阻、第三NMOS管和第二PMOS管构成ESD脉冲检测电路，ESD脉冲到来时，快速打开第四NMOS管构成的第三泄放路径；由第三电阻与第五NMOS管组成GGNMOS，构成第四泄放路径；第一泄放路径、第二泄放路径、第三泄放路径和第四泄放路径共同承担ESD脉冲的泄放，保证整个ESD防护网络的强鲁棒性。
[0020]在一种实施方式中，当第一端口到其他端口泄放时，
[0021]第一端口、第二二极管、第一电阻、第一NMOS管、电容、第一PMOS管、第二NMOS管、第二电阻、第三NMOS管和第二PMOS管构成ESD脉冲检测电路，ESD脉冲到来时，快速打开第四NMOS管构成的第五泄放路径；
[0022]第一端口、第二二极管、第三电阻与第五NMOS管组成GGNMOS，构成第六泄放路径；第一端口、第三二极管和地端口构成第七泄放路径；第五泄放路径、第六泄放路径和第七泄放路径共同承担ESD脉冲的泄放，保证整个ESD防护网络的强鲁棒性。
[0023]本专利技术提供的一种多端口快响应的静电防护结构，具有以下有益效果：
[0024](1)设计的TVS二极管泄放通路，当ESD脉冲到来时，TVS二极管以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏；
[0025](2)本专利技术构成具有检测ESD脉冲功能且可快速开启的结构，当ESD脉冲到来时，可迅速打开泄放管，将ESD脉冲泄放到地；
[0026](3)本专利技术中多个端口之间具有多条可重复使用的大电流泄放路径，既可以实现
强鲁棒性，又能充分利用各个泄放支路，节省版图面积，降低芯片成本。
附图说明
[0027]图1是本专利技术提供的一种多端口快响应的静电防护结构示意图；
[0028]图2是本专利技术电源端口到其他端口泄放路径图；
[0029]图3是本专利技术端口1到其他端口泄放路径图。
具体实施方式
[0030]以下结合附图和具体实施例对本专利技术提出的一种多端口快响应的静电防护结构作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0031]本专利技术提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多端口快响应的静电防护结构，其特征在于，包括：由电源到地的TVS二极管泄放路径，在ESD脉冲到来时，TVS二极管将其两端间的电压箝位在一个预定的数值上，确保后面的电路元件免受瞬态高能量的冲击而损坏；由ESD电流检测电路触发大尺寸NMOS管开启的泄放路径，对进入端口的静电快速响应及时打开泄放通路；GGNMOS结构构成的大电流泄放路径，多个端口之间多条大泄放通路相互配合使用，实现强鲁棒性。2.如权利要求1所述的多端口快响应的静电防护结构，其特征在于，所述静电防护结构包括电源端口、第一端口、第二端口、地端口、第一二极管～第三二极管、TVS二极管、第一电阻～第三电阻、第一NMOS管～第五NMOS管、电容、第一PMOS管～第二PMOS管；其中，电源端口的右端同时连接第一二极管的正极和TVS二极管的负极；第一二极管的负极与第二二极管的负极相连，第二二极管的正极同时连接第一端口的右端和第三二极管的负极；第一电阻的第二端与第一NMOS管的栅极相连；电容的下极板连接第一NMOS管的漏极；第一NMOS管的漏极与同时连接第一PMOS管的栅极和第二NMOS管的栅极；第一PMOS管的漏极同时与第二NMOS管的漏极和第二PMOS管的栅极相连；第二电阻的第二端与第三NMOS管的栅极相连；第二PMOS管的漏极同时连接第四NMOS管的栅极和第三NMOS管的漏极；第五NMOS管的栅极与第三电阻的第一端相连；所述电源端口的左端与外部电源相连，所述第一端口的左端与外部电路相连。3.如权利要求2所述的多端口快响应的静电防护结构，其特征在于，所述第一电阻的第一端、电容的上极板、第一PMOS管的源极、第二电阻的第一端、第二PMOS管的源极、第四NMOS管的漏极、第五NMOS管的漏极、第二端口的左端均连接在第一二极管的负极和第二二极管的负极之间，所述第二端口的右端与外部电路相连。4.如权利要求2所述的多端口快响应的静电防护结构，其特征在于，所述...

【专利技术属性】
技术研发人员：马艺珂，殷亚楠，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：