半导体装置及半导体装置的制造方法制造方法及图纸

涉及半导体装置及其制造方法，能够防止耐压性能降低。半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层；第2导电型的埋入层，形成于高电位侧电路的底部；以及MOSFET，将RESURF层作为漂移层，MOSFET具有：第2导电型的N型半导体层，作为漏极层起作用；第1导电型的P型半导体层，处于N型半导体层的低电位侧电路侧；以及第2导电型的N型半导体层，形成于P型半导体层的表面，作为源极层起作用，N型半导体层的端部与埋入层的端部相比处于低电位侧电路侧，埋入层及N型半导体层的端部在俯视观察时具有弯曲部(30、40)。弯曲部(40)的曲率中心O

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法


[0001]本专利技术涉及具有MOSFET(Metal
‑
Oxide
‑
SemiconductorField
‑
Effect
‑
Transistor)的半导体装置及半导体装置的制造方法。

技术介绍

[0002]主要用于对电力用半导体装置的栅极进行驱动的用途的电力控制用IC(Integrated Circuit)与来自输入端子的输入信号对应地，从输出端子输出使电力用开关元件的栅极接通/断开而进行驱动的驱动信号。电力控制用IC通常具有以接地(GND)电位为基准电位进行动作的低电位侧电路、以与GND电位不同的电位为基准电位进行动作的高电位侧电路、进行低电位侧电路和高电位侧电路之间的信号传输的电平移位电路。
[0003]特别地，电力控制用IC需要用于对低电位侧电路及高电位侧电路各自进行驱动的电源，但已知具有如下技术，即，在IC内设置用于生成高电位侧电路的电源的自举电路，作为自举电路内的高耐压元件，使用形成于RESURF层的MOSFET。
[0004]在这样的具有RESURF层的半导体装置中，在从通过在MOSFET截止时将高电压实施于源极
‑
漏极之间而产生电场起至开始雪崩为止的状态即耐压保持时，需要使RESURF层完全耗尽而维持高耐压，因此RESURF层的杂质浓度具有限制。另一方面，限制RESURF层的杂质浓度会妨碍使形成于RESURF层的MOSFET的接通电阻降低。例如，如果使形成MOSFET的RESURF层的沿基板平面的方向上的长度变长，则使MOSFET的耐压性能提高，另一方面，成为MOSFET的接通电阻上升的原因。即，在形成于RESURF层的MOSFET中，耐压性能的提高与接通电阻的降低处于折衷关系。
[0005]因此，正在研究对耐压性能的提高与接通电阻的降低的折衷关系进行改善的技术。例如，在专利文献1中，设为具有N型埋入扩散层及N型扩散层，N型扩散层的外侧(低电位侧电路侧)的端部的位置与N型埋入扩散层的外侧的端部的位置相比靠近低电位侧电路的构造，由此改善形成于RESURF层的MOSFET的耐压性能的提高和接通电阻的降低之间的折衷关系。
[0006]专利文献1：日本特开2021
‑
103731公报
[0007]根据专利文献1的半导体装置，通过使N型扩散层与N型埋入扩散层相比向低电位侧电路侧伸长，改善耐压性能的提高和接通电阻的降低的折衷关系。另一方面，在针对俯视观察时具有直线区域及拐角区域的N型扩散层，将直线区域处的N型扩散层的伸长相同地应用于拐角区域的情况下，存在电场集中于拐角区域而使耐压性能降低这样的问题。

技术实现思路

[0008]本专利技术就是为了解决上述问题而提出的，其目的在于提供能够防止耐压性能降低的半导体装置。
[0009]本专利技术涉及的半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导
电型的埋入层，其在半导体基板和RESURF层之间形成于高电位侧电路的底部，杂质浓度比RESURF层高；以及MOSFET，其将RESURF层作为漂移层，MOSFET具有：第2导电型的第1半导体层，其形成于RESURF层的表层部，杂质浓度比RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与第1半导体层相比设置于远离高电位侧电路侧；以及第2导电型的第3半导体层，其形成于第2半导体层的表层部，作为源极层起作用，第1半导体层的端部与埋入层的端部相比处于远离高电位侧电路的位置，埋入层的端部在俯视观察时具有第1直线部、第2直线部、两端各自与第1直线部及第2直线部连接的弯曲部，第1半导体层的端部在俯视观察时具有第3直线部、第4直线部、两端各自与第3直线部及第4直线部连接的弯曲部，第1半导体层的弯曲部的曲率中心的位置与埋入层的弯曲部相比靠近高电位侧电路，第1半导体层的弯曲部的曲率小于埋入层的弯曲部。
[0010]本专利技术涉及的半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在半导体基板和RESURF层之间形成于高电位侧电路的底部，杂质浓度比RESURF层高；以及MOSFET，其将RESURF层作为漂移层，MOSFET具有：第2导电型的第1半导体层，其形成于RESURF层的表层部，杂质浓度比RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与第1半导体层相比设置于远离高电位侧电路侧；以及第2导电型的第3半导体层，其形成于第2半导体层的表层部，作为源极层起作用，第1半导体层的端部与埋入层的端部相比处于远离高电位侧电路的位置，第1半导体层的端部在俯视观察时具有第1直线部、第2直线部、两端各自与第1直线部及第2直线部连接的部分，部分具有与第1直线部以钝角连接的第3直线部、与第2直线部以钝角连接的第4直线部，埋入层的端部在俯视观察时具有第5直线部、第6直线部、两端各自与第5直线部及第6直线部连接的弯曲部。
[0011]本专利技术涉及的半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在半导体基板和RESURF层之间形成于高电位侧电路的底部，杂质浓度比RESURF层高；以及MOSFET，其将RESURF层作为漂移层，MOSFET具有：第2导电型的第1半导体层，其形成于RESURF层的表层部，杂质浓度比RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与第1半导体层相比设置于远离高电位侧电路侧；以及第2导电型的第3半导体层，其形成于第2半导体层的表层部，作为源极层起作用，第1半导体层的端部与埋入层的端部相比处于远离高电位侧电路的位置，埋入层的端部在俯视观察时具有第1直线部、第2直线部、两端各自与第1直线部及第2直线部连接的第1弯曲部，第1半导体层的端部在俯视观察时具有第3直线部、第4直线部、两端各自与第3直线部及第4直线部连接的第2弯曲部，包含第2弯曲部在内地与第2弯曲部相比更靠内侧的第1半导体层的一部分的杂质浓度低于除了一部分之外的第1半导体层的杂质浓度。
[0012]本专利技术涉及的半导体装置的制造方法为如下半导体装置的制造方法，该半导体装置具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在半导体基板和RESURF层之间形成于高电位侧电路的底部，杂质浓度比RESURF层高；以及MOSFET，其将RESURF层作为漂移层，MOSFET具有：第2导电型的第1半导体层，其形成于RESURF层的表层部，杂质浓度比RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与第1半导体层相比设置于
远离高电位侧电路侧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于所述半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在所述半导体基板和所述RESURF层之间形成于所述高电位侧电路的底部，杂质浓度比所述RESURF层高；以及MOSFET，其将所述RESURF层作为漂移层，所述MOSFET具有：第2导电型的第1半导体层，其形成于所述RESURF层的表层部，杂质浓度比所述RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与所述第1半导体层相比设置于远离所述高电位侧电路侧；以及第2导电型的第3半导体层，其形成于所述第2半导体层的表层部，作为源极层起作用，所述第1半导体层的端部与所述埋入层的端部相比处于远离所述高电位侧电路的位置，所述埋入层的所述端部在俯视观察时具有第1直线部、第2直线部、两端各自与所述第1直线部及所述第2直线部连接的弯曲部，所述第1半导体层的所述端部在俯视观察时具有第3直线部、第4直线部、两端各自与所述第3直线部及所述第4直线部连接的弯曲部，所述第1半导体层的所述弯曲部的曲率中心的位置与所述埋入层的所述弯曲部相比靠近所述高电位侧电路，所述第1半导体层的所述弯曲部的曲率小于所述埋入层的所述弯曲部。2.根据权利要求1所述的半导体装置，其特征在于，所述第2半导体层形成于所述RESURF层的表层部。3.根据权利要求1所述的半导体装置，其特征在于，所述第2半导体层以与所述RESURF层接触的方式形成于所述半导体基板的表层部。4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述半导体装置具有第2导电型的第4半导体层，该第2导电型的第4半导体层形成于所述第1半导体层的表层部，杂质浓度比所述第1半导体层高，作为漏极层起作用。5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，所述MOSFET为构成向所述高电位侧电路供给电源的自举电路的元件。6.一种半导体装置，其特征在于，具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于所述半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在所述半导体基板和所述RESURF层之间形成于所述高电位侧电路的底部，杂质浓度比所述RESURF层高；以及MOSFET，其将所述RESURF层作为漂移层，所述MOSFET具有：
第2导电型的第1半导体层，其形成于所述RESURF层的表层部，杂质浓度比所述RESURF层高，作为漏极层起作用；第1导电型的第2半导体层，其与所述第1半导体层相比设置于远离所述高电位侧电路侧；以及第2导电型的第3半导体层，其形成于所述第2半导体层的表层部，作为源极层起作用，所述第1半导体层的端部与所述埋入层的端部相比处于远离所述高电位侧电路的位置，所述第1半导体层的所述端部在俯视观察时具有第1直线部、第2直线部、两端各自与所述第1直线部及所述第2直线部连接的部分，所述部分具有与所述第1直线部以钝角连接的第3直线部、与所述第2直线部以钝角连接的第4直线部，所述埋入层的所述端部在俯视观察时具有第5直线部、第6直线部、两端各自与所述第5直线部及所述第6直线部连接的弯曲部。7.根据权利要求6所述的半导体装置，其特征在于，由所述第3直线部及所述第4直线部构成1条直线。8.根据权利要求6所述的半导体装置，其特征在于，所述部分具有两端各自与所述第3直线部及所述第4直线部连接的弯曲部。9.根据权利要求6至8中任一项所述的半导体装置，其特征在于，所述第2半导体层形成于所述RESURF层的表层部。10.根据权利要求6至8中任一项所述的半导体装置，其特征在于，所述第2半导体层以与所述RESURF层接触的方式形成于所述半导体基板的表层部。11.根据权利要求6至10中任一项所述的半导体装置，其特征在于，所述半导体装置具有第2导电型的第4半导体层，该第2导电型的第4半导体层形成于所述第1半导体层的表层部，杂质浓度比所述第1半导体层高，作为漏极层起作用。12.根据权利要求6至11中任一项所述的半导体装置，其特征在于，所述MOSFET为构成向所述高电位侧电路供给电源的自举电路的元件。13.一种半导体装置，其特征在于，具有：第1导电型的半导体基板；第2导电型的RESURF层，其形成于所述半导体基板的表层部，将高电位侧电路和低电位侧电路分离；第2导电型的埋入层，其在所述半导体基板和所述RESURF层之间形成于所述高电位侧电路的底部，杂质浓度比所述RESURF层高；以及MOSFET，其将...

【专利技术属性】
技术研发人员：川崎裕二，今坂俊博，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：