测试结构及测试方法技术

本发明专利技术公开了一种测试结构及测试方法。该测试结构包括衬底；多个测试金属层，每个测试金属层均包括穿插设置的蛇形金属线和梳齿状结构；第一测试电极至第三测试电极，第一和第二测试电极分别与每个蛇形金属线的第一端和第二端相连，第三测试电极与每个梳齿状结构相连，使第一与第二测试电极间、第一与第三测试电极间、第二与第三测试电极间形成第一至第三测试支路；第一和第二测试电极与每个蛇形金属线间还串联有第一和第二预设MOS管；每个第一测试支路在相同测试电压下的电流不同，每个第二测试支路在相同测试电压下的电流不同，每个第三测试支路在相同测试电压下的电流不同。本发明专利技术中的测试结构可成倍的节省所占用的晶圆面积和测试次数。面积和测试次数。面积和测试次数。

【技术实现步骤摘要】
测试结构及测试方法


[0001]本专利技术涉及集成电路设计与制造过程中的电性测试
，具体涉及一种测试结构及测试方法。

技术介绍

[0002]集成电路发展的最典型特征包括：前段器件特征尺寸的缩短以及后段金属布线的日趋复杂。后段金属工艺主要是通过电连接为前段器件各个端口提供工作电源或信号路径，因此后段金属互联工艺至关重要。
[0003]为了监控后段金属互联工艺的稳定性，除了生产过程数据的管控以外，金属的各种电学特性比如金属的方块电阻、金属线的连接性和金属线之间的短路等情况也要被监控。因为金属的主要功能是作为互连线，因工艺异常导致的金属线短路和开路是其中重要的电性测试项目。
[0004]现有的关于后段金属开路和短路的测试结构，遵循分层单独设置的原则，也就是为一层金属互连层对应设置一套测试图形，这样的设置有很强的针对性，能很便捷的实现问题的溯源，但是也存在明显的弊端。因为纳米级集成电路制造工艺的金属互连层通常达6～10层甚至更多，若遵循上述原则来设置测试结构，一方面，形成所需的测试图形，需占用大量的切割道面积，另一方面，需要对每个测试图形都逐一进行电性测试，浪费测试资源。
[0005]因此如何减少测试资源的占用，提高测试效率并及时确定缺陷所在的位置是本领域技术人员需要解决的技术问题。

技术实现思路

[0006]鉴于上述问题，本专利技术的目的在于提供一种测试结构及测试方法，该测试结构能够成倍的节省所占的晶圆面积，同时还具有使用方便，测试简单，并且能准确反映出后段金属互联工艺的问题。
[0007]为实现上述目的，本专利技术第一方面是提供一种测试结构，包括：
[0008]衬底；
[0009]位于衬底上的至少两个测试金属层，每个测试金属层均包括穿插设置的蛇形金属线和梳齿状结构；
[0010]第一测试电极至第三测试电极，其中第一测试电极与每个测试金属层中的蛇形金属线的第一端分别相连，第二测试电极与每个测试金属层中的蛇形金属线的第二端分别相连，第三测试电极与每个测试金属层中的梳齿状结构相连，使第一测试电极与第二测试电极之间形成至少两个第一测试支路，第一测试电极与第三测试电极之间形成至少两个第二测试支路，第二测试电极与第三测试电极之间形成至少两个第三测试支路；
[0011]其中，在第一测试电极与每个测试金属层中的蛇形金属线的第一端之间还串联有第一预设MOS管，在第二测试电极与每个测试金属层的蛇形金属线的第二端之间还串联有第二预设MOS管；每个第一测试支路在相同测试电压下的电流不同，每个第二测试支路在相
同测试电压下的电流不同，每个第三测试支路在相同测试电压下的电流不同。
[0012]优选地，同一第一测试支路中的第一预设MOS管和第二预设MOS管相同。
[0013]优选地，同一第一测试支路中的第一预设MOS管和第二预设MOS管能够通过蛇形金属线实现正向串联。
[0014]优选地，在测试结构中，所有第一预设MOS管和第二预设MOS管的开启电压的差异不超过10％，最好不超过5％。
[0015]优选地，第一预设MOS管和第二预设MOS管均分别基于衬底形成。
[0016]优选地，第三测试电极位于第一测试电极与第二测试电极之间；
[0017]蛇形金属线包括相连接的两部分，其中一部分位于第一测试电极与第三测试电极之间，另一部分位于第三测试电极与第二测试电极之间。
[0018]优选地，梳齿状结构包括第一梳齿状结构和第二梳齿状结构，第一梳齿状结构和第二梳齿状结构分别从蛇形金属线的两侧与蛇形金属线穿插。
[0019]优选地，梳齿状结构包括梳柄和与梳柄相连的多个齿状金属条，第一梳齿状结构的梳柄和第二梳齿状结构的梳柄在绕过蛇形金属线一端的位置相连。
[0020]优选地，第一预设MOS管的源极和体电极与对应测试金属层的蛇形金属线的第一端相连，第一预设MOS管的栅极和漏极与第一测试电极相连；第二预设MOS管的漏极和栅极与对应测试金属层的蛇形金属线的第二端相连，第二预设MOS管的源极和体电极与第二测试电极相连。
[0021]本专利技术的第二个方面是提供一种测试方法，采用第一个方面所述的测试结构进行，该测试方法包括如下步骤：
[0022]在第一测试电极与第二测试电极之间施加第一预设电压，检测第一测试电极与第二测试电极之间的第一电流值，第一预设电压能够使第一测试支路中的第一预设MOS管和第二预设MOS管正向导通；
[0023]在第一测试电极与第三测试电极之间施加第二预设电压，检测第一测试电极与第三测试电极之间的第二电流值，第二预设电压能够使第二测试支路中的第一预设MOS管正向导通；
[0024]在第二测试电极与第三测试电极之间施加第三预设电压，检测第二测试电极与第三测试电极之间的第三电流值，第三预设电压能够使第三测试支路中的第二预设MOS管正向导通；
[0025]根据第一电流值、第二电流值、第三电流值判断和定位缺陷。
[0026]优选地，该方法还包括：建立判定对照表，判定对照表包括第一电流值至第三电流值的不同组合与缺陷的映射关系；根据第一电流值至第三电流值与判定对照表的比对结果，判断和定位缺陷。
[0027]优选地，第一预设电压的电压值为第二预设电压的电压值的两倍，第三预设电压的电压值与第二预设电压的电压值相同，第二预设电压的电压值为第一预设MOS管和第二预设MOS管中最高开启电压的0.9～1倍。
[0028]本专利技术提供的测试结构，包括多个测试金属层，每个测试金属层包括整合了现有用于测试短路和开路的测试单元，且每个测试金属层对应一层金属互连层。通过在测试金属层与测试电极间串联一对MOS管，使得各种短路或开路异常情形与电流值形成一一映射
的关系。与现有技术相比，本专利技术的测试结构所占用的晶圆面积与现有的单个复合测试结构相当，因此本专利技术的测试结构所占晶圆面积减少至现有测试结构的1/(N
‑
1)，其中N为金属互连层的总层数，从而有效的节省了测试结构所占的晶圆面积。
[0029]在实际测试过程中，与现有的分层设置的复合测试结构需逐层测试相比，本专利技术的测试结构只需一次测试，即可确定和定位缺陷；特别是，通过借助于判定对照表，能快速锁定短路和开路问题发生在具体哪一个或哪些测试金属层，而且还可对同一测试金属层中的短路与开路异常的相对位置进行判定。因此，与现有测试方法相比，采用上述测试方法，可以极大的减少测试次数，显著提升测试效率，并且测试结果还可为后续的失效分析定位提供重要线索。
附图说明
[0030]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。此外，为了清楚起见，附图中的各个部分没有按比例绘制。
[0031]图1为现有分层设计的测试结构的俯视图；
[0032]图2为本专利技术第一实施例的测试结构的立体结构示意图；
[0033]图3a为本专利技术第一实施例的测试结构的等效电路示意图；
[0034]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，包括：衬底；位于衬底上的至少两个测试金属层，每个测试金属层均包括穿插设置的蛇形金属线和梳齿状结构；第一测试电极至第三测试电极，其中第一测试电极与每个测试金属层中的蛇形金属线的第一端分别相连，第二测试电极与每个测试金属层中的蛇形金属线的第二端分别相连，第三测试电极与每个测试金属层中的梳齿状结构相连，使第一测试电极与第二测试电极之间形成至少两个第一测试支路，第一测试电极与第三测试电极之间形成至少两个第二测试支路，第二测试电极与第三测试电极之间形成至少两个第三测试支路；其中，在第一测试电极与每个测试金属层中的蛇形金属线的第一端之间还串联有第一预设MOS管，在第二测试电极与每个测试金属层的蛇形金属线的第二端之间还串联有第二预设MOS管；每个第一测试支路在相同测试电压下的电流不同，每个第二测试支路在相同测试电压下的电流不同，每个第三测试支路在相同测试电压下的电流不同。2.根据权利要求1所述的测试结构，其特征在于，同一第一测试支路中的第一预设MOS管和第二预设MOS管相同。3.根据权利要求1或2所述的测试结构，其特征在于，同一第一测试支路中的第一预设MOS管和第二预设MOS管能够通过蛇形金属线实现正向串联。4.根据权利要求1
‑
3任一项所述的测试结构，其特征在于，在所述测试结构中，所有第一预设MOS管和第二预设MOS管的开启电压的差异不超过10％。5.根据权利要求4所述的测试结构，其特征在于，所述第一预设MOS管和所述第二预设MOS管均分别基于所述衬底形成。6.根据权利要求1或2所述的测试结构，其特征在于，所述第三测试电极位于第一测试电极与第二测试电极之间；所述蛇形金属线包括相连接的两部分，其中一部分位于第一测试电极与第三测试电极之间，另一部分位于第三测试电极与第二测试电极之间。7.根据权利要求6所述的测...

【专利技术属性】
技术研发人员：代佳，刘恩峰，于江勇，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：