布线基板的制造方法、层叠板及其制造方法以及带有载体的铜层技术

本发明专利技术所涉及的布线基板的制造方法包括：(A1)准备具备绝缘材料层及设置于绝缘材料层的表面上的铜层且铜层为无电解镀铜层的层叠板的工序；(A2)在铜层的表面上形成具有到达至铜层的表面的槽部的抗蚀剂图案的工序；及(A3)通过电解镀铜将包含铜的导电材料填充到槽部的工序。本发明专利技术所涉及的带有载体的铜层具备通过无电解镀铜而形成的铜层及可剥离地设置于铜层的载体。本发明专利技术所涉及的层叠板具备绝缘材料层及设置于绝缘材料层的表面上的铜层，并且铜层为无电解镀铜层。无电解镀铜层的厚度例如为20nm～200nm。为20nm～200nm。为20nm～200nm。

【技术实现步骤摘要】
【国外来华专利技术】布线基板的制造方法、层叠板及其制造方法以及带有载体的铜层


[0001]本专利技术涉及一种布线基板的制造方法、包含无电解镀铜层的层叠板及其制造方法以及带有载体的铜层。

技术介绍

[0002]以半导体封装件的高密度化及高性能化为目的，提出了将不同性能的半导体元件(以下，根据情况称为“芯片”。)混载于一个封装中的实施方式。从成本的观点考虑，芯片之间的高密度互连(Interconnect)技术的重要性正在增加(参考专利文献1)。
[0003]在智能手机及平板终端中，广泛采用被称为层叠式封装(Package
‑
on
‑
Packa ge)的连接方法。层叠式封装为通过倒装芯片安装将不同的封装连接于封装上的方法(参考非专利文献1、2)。另外，作为用于以高密度安装的方式，提出了使用具有高密度布线的有机基板的封装技术(有机中介层(interposer))、具有通模通孔(TMV)的扇出型的封装技术(FO
‑
WLP)、使用硅或玻璃中介层的封装技术、使用硅穿孔(TSV)的封装技术、将埋入基板中的芯片用于芯片间传输的封装技术等。尤其，在有机中介层及FO
‑
WLP中，当并列搭载芯片彼此时，为了使其以高密度导通，需要微细布线层(参考专利文献2)。
[0004]以往技术文献
[0005]专利文献
[0006]专利文献1：日本特开2003
‑
318519号公报
[0007]专利文献2：美国专利申请公开第2001/0221071号说明书
[0008]非专利文献
[0009]非专利文献1：Application of Through Mold Via(TMV)as PoP Base Package,Electronic Components and Technology Conference(ECTC),2008
[0010]非专利文献2：Advanced Low Profile PoP Solution with Embedded Wafer Level PoP(eWLB
‑
PoP)Technology,ECTC,2012

技术实现思路

[0011]专利技术要解决的技术课题
[0012]根据本专利技术人等的研究，当通过电解镀铜形成布线基板的导电部(例如，微细布线)时，由于构成种子层的金属层的晶体状态，种子层和电解镀铜层的连续性可能不充分。例如，在通过压延而形成的铜箔的表面上通过无电解镀铜形成微细布线时，在铜箔与无电解镀铜层之间存在不连续的界面。因此，当形成进一步微细化的布线时，在其可靠性方面尚有改善的余地。
[0013]因此，本专利技术提供一种具有优异的可靠性的布线基板的制造方法。并且，本专利技术提供一种能够应用于该制造方法的层叠板及其制造方法以及带有载体的铜层。
[0014]用于解决技术课题的手段
[0015]本专利技术的一方面涉及一种布线基板的制造方法。该制造方法包括以下工序。
[0016](A1)准备具备绝缘材料层及设置于绝缘材料层的表面上的铜层且该铜层为无电解镀铜层的层叠板的工序。
[0017](A2)在铜层的表面上形成具有到达至铜层的表面的槽部的抗蚀剂图案的工序。
[0018](A3)通过电解镀铜将包含铜的导电材料填充到槽部的工序。
[0019]根据本专利技术人等的研究，通过在无电解镀铜层的表面上实施电解镀敷，无电解镀铜层与电解镀铜层的界面的连续性优异，能够确保两层的优异的密合性。根据上述制造方法，能够由通过电解镀铜形成的导电材料和与其相接的铜层(无电解镀铜层)来构成微细布线。因此，能够制造具有优异的可靠性的微细布线的布线基板。
[0020]本专利技术所涉及的布线基板的制造方法可以为制造具有层间导电部的多层布线基板的方式。该方式所涉及的制造方法包括以下工序。
[0021](B1)准备依次具备支承基板、绝缘材料层及铜层且铜层为无电解镀铜层的层叠板的工序。
[0022](B2)形成贯穿铜层及绝缘材料层到达至支承基板的表面的第一开口部的工序。
[0023](B3)在第一开口部的侧壁表面上通过无电解镀铜形成种子层的工序。
[0024](B4)在铜层的表面上形成具有与第一开口部连通的第二开口部的抗蚀剂图案的工序。
[0025](B5)通过电解镀铜将包含铜的导电材料填充到第一开口部及第二开口部的工序。
[0026]根据该制造方法，能够由通过电解镀铜形成的导电材料和与其相接的铜层(无电解镀铜层)来构成层间导电部。由此，能够制造具有优异的可靠性的导电部的布线基板。推测为，如上所述，其原因在于，导电材料和铜层在它们的界面处具有高连续性。
[0027]上述铜层(无电解镀铜层)的厚度例如为20～200nm。由于铜层的厚度与铜箔或通过电解镀铜形成的铜层相比非常薄，因此有利于布线的进一步微细化。由于铜层的厚度非常薄，因此在布线基板的制造工艺中，能够通过蚀刻有效地去除铜层的不需要的部分。因此，能够减轻进行该操作所需的劳动力，并且能够缩短时间。并且，能够抑制通过蚀刻处理在微细布线的截面积上产生偏差。
[0028]上述(B1)工序中的上述层叠板例如能够经过以下工序准备。
[0029](b1)准备具备作为无电解镀铜层的铜层及可剥离地设置于该铜层的载体的带有载体的铜层的工序。
[0030](b2)将铜层贴附于绝缘材料层的表面的工序。
[0031](b3)从铜层剥离载体的工序。
[0032]选择适于无电解镀铜的材质的载体，并且在其表面上通过无电解镀铜形成铜层，由此能够在载体的表面上形成具有充分均匀的厚度的铜层。相对于此，当不使用载体而通过无电解镀铜在上述绝缘材料层的表面上直接形成铜层时，由于该表面的状态(例如，润湿性低)，难以形成充分均匀的厚度的铜层，或者无法充分地获得相对于绝缘材料层的铜层的密合性。
[0033]提供一种本专利技术的一方面所涉及的层叠板。该层叠板具备绝缘材料层及设置于绝缘材料层的表面上的铜层，并且铜层为无电解镀铜层。本专利技术的一方面提供带有载体的铜层。该带有载体的铜层具备通过无电解镀铜而形成的铜层及可剥离地设置于铜层的载体。
[0034]专利技术效果
[0035]根据本专利技术，提供一种具有优异的可靠性的布线基板的制造方法。并且，根据本专利技术，提供一种能够应用于该制造方法的层叠板及其制造方法以及带有载体的铜层。
附图说明
[0036]图1是示意地表示本专利技术所涉及的带有载体的铜层的一实施方式的剖视图。
[0037]图2是示意性地表示本专利技术所涉及的层叠板的一实施方式的剖视图。
[0038]图3(a)～图3(c)是示意性地表示布线基板的制造过程的剖视图。
[0039]图4(a)～图4(c)是示意性地表示布线基板的制造过程的剖视图。
[0040]图5(a)～图5(c)是示意性地表示布线基板的制造过程的剖视图。
具体实施方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种布线基板的制造方法，其包括：(A1)准备具备绝缘材料层及设置于所述绝缘材料层的表面上的铜层且所述铜层为无电解镀铜层的层叠板的工序；(A2)在所述铜层的表面上形成具有到达至所述铜层的表面的槽部的抗蚀剂图案的工序；及(A3)通过电解镀铜将包含铜的导电材料填充到所述槽部的工序。2.一种布线基板的制造方法，其包括：(B1)准备依次具备支承基板、绝缘材料层及铜层且所述铜层为无电解镀铜层的层叠板的工序；(B2)形成贯穿所述铜层及所述绝缘材料层到达至所述支承基板的表面的第一开口部的工序；(B3)在所述第一开口部的侧壁表面上通过无电解镀铜形成种子层的工序；(B4)在所述铜层的表面上形成具有与所述第一开口部连通的第二开口部的抗蚀剂图案的工序；及(B5)通过电解镀铜将包含铜的导电材料填充到所述第一开口部及所述第二开口部的工序。3.根据权...

【专利技术属性】
技术研发人员：鸟羽正也，山口真树，满仓一行，
申请(专利权)人：株式会社力森诺科，
类型：发明
国别省市：