一种用于电压调节器的放电电路制造技术

本发明专利技术用于电压调节器电路在输出电压出现过冲时的快速放电，它能够探测输出电压上出现的过冲，一旦探测到过冲此放电电路开始工作，使输出信号上出现的多余电荷迅速泄放，输出过冲明显降低，过冲迅速消除，完成放电过程。在放电过程结束后，此放电电路停止工作，从而不影响主电路的正常功能和性能。

【技术实现步骤摘要】

本专利技术属于基本电路设计
，涉及一种高可靠、低功耗的电压调节器放电 电路结构。
技术介绍
在电源管理领域，电压调节器被广泛应用，而电压调节器的输出往往会出现过冲。 过冲的形成有很多可能的原因，电压调节器的负载电流跳变，或者是电源电压出现跳变等 等。一旦出现了过冲，电压调节器的输出电容就储存了一定的电荷。消除过冲需要一段时 间使输出电容放电，电压调节器的输出电压才能恢复到正常值。出于减小静态电流消耗的 考虑，电压调节器内部的放电通路的电流很小，一般为IOuA左右；电压调节器的输出电容 一般都在几百PF以上。这样，如果电压调节器的负载电流太小，就会导致过冲维持的时间 达到几十us，对采用该电压调节器供电的电路非常不利，甚至可能由于过压导致器件击穿。输出过冲往往不能通过增大运算放大器的环路带宽解决，因为通常产生过冲的速 度非常快，如果要依靠增大运算放大器的带宽，进而提高电路的响应速度，那么运算放大器 的功耗就要大大增加，很难满足电路的功耗的要求。因此，为了消除过冲通常使用放电支路 实时地检测电压调节器的输出，一旦出现过冲迅速打开放电支路泄放电荷。目前已有的放电电路导通电压通常由多个管子的阈值之和决定，这与工艺的相关 性很大，很难设计得到一个合理的放电电路导通电压，而使用外部的基准电压可以有效地 避免这个问题。
技术实现思路
本专利技术的目的是解决电压调节器输出过冲的问题，提供一种既不损失电压调节器 的输出电压，又可以适用于各种电压调节器的放电电路。本专利技术提供用于电压调节器的一种放电电路，将检测电压调节器输出上的过冲， 如果电压调节器的输出出现过冲，则本专利技术的放电电路将自动开始工作。一旦过冲消除，本 放电电路即可自动关断，从而节省了功耗、避免了对电压调节器电路的影响。如图1所示，该放电电路包括两个MOS管Ml和M2构成的控制支路，以及一个NMOS 管M3构成的放电支路，PMOS管Ml的漏极与NMOS管M2的漏极相连，Ml与M2的栅极连接到 输入的基准电压上，Ml的源极连接到电压调节器的输出上，M2的源极连接到地，NMOS管M3的 漏极连接到电压调节器的输出上，M3的栅极与Ml和M2的漏极相连，M3的源极连接到地。当电压调节器的输出电压高于某一阈值电压时，Ml管导通，使得M3管的栅极电压 升高，放电支路打开，快速泄放电荷；当电压调节器的输出电压降低后，Ml管关断，M2管导 通，使得M3管的栅极电压为0，放电支路关断，整个放电电路停止工作，不消耗电流。附图说明图1电压调节器放电电路结构图图2 —种无放电电路的电压调节器在电源电压跳变时的波形3 —种应用本专利技术的电压调节器在电源电压跳变时的波形4 一种电压调节器放电电路的变化结构具体实施例方式下面结合附图具体介绍本专利技术工作原理放电支路的电路如图1所示，放电支路采用基准电压Vref控制一个串联的PMOS 管Ml和一个NMOS管M2，串联结构的输出控制一个大尺寸的NMOS管M3作为放电支路。由 于Vref电压高于NMOS的阈值电压，Ml始终保持打开的状态，当VDl的输出稳定时M2管无 法导通，因此串联的输出电压等于0 ；当VD的电压一旦出现过冲，超过某一阈值时使得M2 管导通，串联结构的输出电压等于M2与Ml两个管子分压的结果，通过调整晶体管尺寸使得 分压结果高于M3的阈值电压，这样放电支路就可以打开泄放电荷。当过冲消除后，M3自动 关断，不消耗电流，不影响电路的输出。Ml可以采用大尺寸的管子，对于相同的VD电压，Ml尺寸越大，M3的栅端电压越高， 即放电支路关断的电压越低，放电的时间越长。在设计过程中还可以调整Ml的阱电位，Ml 阱电位接电源VCC可以提高放电支路的关断电压，Ml阱电位接源端则可以降低放电支路的 关断电压。附图2为一种无放电电路的电压调节器在电源电压跳变时的波形图，输出过冲较 大，放电时间较长；附图3为一种应用本专利技术的电压调节器在电源电压跳变时的波形图，出 现过冲时M3管有较大的放电电流，使得过冲幅度减小，放电时间缩短。附图4为NMOS管自适应启动电路的变化结构，NMOS管M2可以等同的替换为电阻 R1，连接到PMOS管Ml的漏极与地之间，原理与附图1描述的原理基本相同。应当理解的是，本实施例仅供说明本专利技术之用，而非对本专利技术的限制。有关技术领 域的技术人员，在不脱离本专利技术的精神和范围的情况下，还可以做出各种变换或变化，因此 所有等同的技术方案也应该属于本专利技术的范畴由各权力要求限定。权利要求一种电压调节器放电电路，用于消除电压调节器输出信号的过冲，其特征在于该电路包括两个MOS管M1和M2构成的控制支路，以及一个NMOS管M3构成的放电支路，PMOS管M1的漏极与NMOS管M2的漏极相连，M1与M2的栅极连接到输入的基准电压上，M1的源极连接到电压调节器的输出上，M2的源极连接到地，NMOS管M3的漏极连接到电压调节器的输出上，M3的栅极与M1和M2的漏极相连，M3的源极连接到地。2.如权利要求1所述的一种电压调节器放电电路，其特征在于当电压调节器的输出电 压高于某一阈值电压时，Ml管导通，使得M3管的栅极电压升高，放电支路打开，快速泄放电 荷；当电压调节器的输出电压降低后，Ml管关断，M2管导通，使得M3管的栅极电压为0，放 电支路关断，整个放电电路停止工作，不消耗电流。3.如权利要求1所述的一种电压调节器放电电路，其特征在于NMOS管M2可以由电阻 等同替换。4.如权利要求1所述的一种电压调节器放电电路，其特征在于其输入参考电压Vref可 以由Vref和电阻分压网络或其他外部输入电压等同替换。全文摘要本专利技术用于电压调节器电路在输出电压出现过冲时的快速放电，它能够探测输出电压上出现的过冲，一旦探测到过冲此放电电路开始工作，使输出信号上出现的多余电荷迅速泄放，输出过冲明显降低，过冲迅速消除，完成放电过程。在放电过程结束后，此放电电路停止工作，从而不影响主电路的正常功能和性能。文档编号G05F1/10GK101943925SQ20091008870公开日2011年1月12日 申请日期2009年7月6日 优先权日2009年7月6日专利技术者胡毅, 马纪丰, 高慧 申请人:北京中电华大电子设计有限责任公司本文档来自技高网...

【技术保护点】
一种电压调节器放电电路，用于消除电压调节器输出信号的过冲，其特征在于该电路包括两个ＭＯＳ管Ｍ１和Ｍ２构成的控制支路，以及一个ＮＭＯＳ管Ｍ３构成的放电支路，ＰＭＯＳ管Ｍ１的漏极与ＮＭＯＳ管Ｍ２的漏极相连，Ｍ１与Ｍ２的栅极连接到输入的基准电压上，Ｍ１的源极连接到电压调节器的输出上，Ｍ２的源极连接到地，ＮＭＯＳ管Ｍ３的漏极连接到电压调节器的输出上，Ｍ３的栅极与Ｍ１和Ｍ２的漏极相连，Ｍ３的源极连接到地。

【技术特征摘要】

【专利技术属性】
技术研发人员：高慧，马纪丰，胡毅，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：11[中国|北京]