【技术实现步骤摘要】
半导体器件和包括该半导体器件的数据存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2022年2月4日在韩国知识产权局递交的韩国专利申请No.10
‑
2022
‑
0014981的优先权，其全部公开内容通过引用合并于此以用于所有目的。
[0003]本专利技术构思涉及半导体器件和包括该半导体器件的数据存储系统。
技术介绍
[0004]在涉及数据存储的数据存储系统中，需要能够存储大容量数据的半导体器件。因此，已经研究了用于提高半导体器件的数据存储容量的方法。例如，一种用于提高半导体器件的数据存储容量的方法可以包括以三维方式而不是二维方式布置的半导体器件中的存储单元。
技术实现思路
[0005]示例实施例提供了一种具有改进的集成度和生产成品率的半导体器件和数据存储系统。
[0006]根据示例实施例，一种半导体器件包括：外围电路结构，包括衬底、在衬底上的电路元件、在衬底上的包括连接图案的电路布线结构、以及在衬底上位于电路元件和电路布线结构上的外...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，包括：外围电路结构，包括衬底、在所述衬底上的电路元件、在所述衬底上的包括连接图案的电路布线结构、以及在所述衬底上位于所述电路元件和所述电路布线结构上的外围绝缘结构，所述连接图案电连接到所述电路元件，并相对于所述衬底分别具有不同的高度水平；存储单元结构，在所述外围电路结构上，所述存储单元结构包括彼此交替堆叠的层间绝缘层和栅电极、穿过所述栅电极的沟道结构、以及在所述沟道结构上并电连接到所述沟道结构的上布线；以及贯通接触插塞，将上连接图案电连接到所述栅电极或所述上布线，所述上连接图案相对于所述衬底的提供基底参考面的上表面处于所述连接图案的最上位置处，其中，所述外围电路结构还包括在所述上连接图案上的坝结构，其中，所述外围绝缘结构包括在所述电路元件上并在所述上连接图案的侧表面上的第一绝缘层、在所述第一绝缘层上的第二绝缘层、在所述第二绝缘层上的封盖层、以及在所述封盖层上的第三绝缘层，其中，所述坝结构穿过至少所述第二绝缘层并接触所述上连接图案，以及其中，所述贯通接触插塞包括穿过所述坝结构并接触所述上连接图案的下部、以及在所述下部上的上部。2.根据权利要求1所述的半导体器件，其中，相对于所述衬底的提供所述基底参考面的上表面，所述上连接图案的上端位于比所述坝结构的下端和所述贯通接触插塞的下端高的水平上。3.根据权利要求2所述的半导体器件，其中，相对于所述衬底的提供所述基底参考面的上表面，所述坝结构的下端位于比所述贯通接触插塞的下端高的水平上。4.根据权利要求1所述的半导体器件，其中，所述上连接图案包括金属材料图案、以及在所述金属材料图案的侧表面和底表面上的导电阻挡层，以及其中，所述第二绝缘层在所述金属材料图案的上表面和所述导电阻挡层的上表面的至少一部分上。5.根据权利要求1所述的半导体器件，其中，所述第二绝缘层通过所述坝结构与所述贯通接触插塞间隔开。6.根据权利要求1所述的半导体器件，其中，所述坝结构从穿过所述第二绝缘层的部分向上延伸远离衬底，并穿过所述封盖层，以及其中，所述封盖层通过所述坝结构与所述贯通接触插塞间隔开。7.根据权利要求6所述的半导体器件，其中，所述坝结构从穿过所述封盖层的部分向上延伸远离所述衬底，并穿过所述第三绝缘层的至少一部分，以及其中，相对于所述衬底的提供所述基底参考面的上表面，所述坝结构的上端位于比所述存储单元结构的上端低的水平上。8.根据权利要求1所述的半导体器件，其中，在平行于所述衬底的上表面的第一水平方向上，所述坝结构的宽度小于所述上连接图案的宽度。
9.根据权利要求1所述的半导体器件，其中，所述封盖层包括与所述第一绝缘层至所述第三绝缘层的材料不同的材料，以及其中，所述坝结构包括与所述第二绝缘层的材料不同的材料。10.根据权利要求1所述的半导体器件，其中，在所述坝结构中，穿过所述封盖层的部分处的宽度大于与穿过所述封盖层的所述部分相邻的区域处的宽度。11.根据权利要求10所述的半导体器件，其中，所述贯通接触插塞在穿过所述坝结构的部分处具有平坦的侧表面。12.根据权利要求1所述的半导体器件，其中，在所述贯通接触插塞中，穿过所述坝结构的部分处的宽度大于穿过所述第三绝缘层的部分处的宽度。13.一种半导体器件，包括：外围电路结构，包括衬底、在所述衬底上的电路元件、在所述衬底上的包括连接图案的电路布线结构、以及在所述衬底上位于所述电路元件和所述电路布线结构上的外围绝缘结构，所述连接图案电连接到所述电路元件，并相对于所述衬底分别具有不...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。