【技术实现步骤摘要】
一种闪存存储器及其制备方法
[0001]本专利技术涉及半导体
，特别涉及一种闪存存储器及其制备方法。
技术介绍
[0002]闪存(flash memory)包括具有介于控制栅CG和沟道区之间的一个或多个浮栅FG的MOSFET，其中FG和CG被介电层隔离。随着半导体制造技术的逐渐改进，FG尺寸也随之逐渐缩小，然而虽然存储单元的尺寸逐渐减小，但是存储单元的编程和擦除所需的电压并未与此相同程度地减小。因此，为了减低编程和擦除电压，目前常用的解决方案是使用额外的擦除栅，从而得到如图1所示的包括擦除栅EG、选择栅SG、控制栅CG以及浮栅FG的分离栅闪存结构，其中图1是现有技术中的分离栅闪存器件的存储单元的结构示意图。由于上述结构的分离栅闪存结构具有高可靠性、很好的制造工艺兼容性、较低的启动电压以及防止过擦除等优点，因此，上述分离栅闪存结构被作为嵌入式闪存广泛应用。
[0003]虽然，集成有擦除栅EG和选择栅SG的分离栅闪存结构，具有较低的启动电压以及防止过擦除等优点，但是，由于其是在衬底的表面以及分离栅存储单元浮栅FG和...
【技术保护点】
【技术特征摘要】
1.一种闪存存储器，其特征在于，包括：半导体衬底，所述半导体衬底包括相对设置的第一面和第二面，所述第一面的表面上自下而上依次堆叠有栅氧化层、浮栅层、栅间介质层和控制栅层，且位于所述控制栅层、栅间介质层、浮栅层、栅氧化层以及部分所述半导体衬底内则形成有一沿第一方向设置的器件隔离结构，而所述器件隔离结构的正下方所对应的半导体衬底内则还形成有一阱区；选择栅介质层和选择栅极，位于将所述半导体衬底旋转至与所述第一方向垂直的第二方向后，所述半导体衬底内形成的一沿所述第二方向设置的第一沟槽内，所述选择栅介质层覆盖在所述第一沟槽的下部空间的内表面上，所述选择栅极填满所述第一沟槽的下部空间；擦除栅介质层和擦除栅极，位于由所述第一沟槽的剩余空间所暴露出的栅氧化层、浮栅层、栅间介质层、控制栅层以及所述选择栅极的顶面所围成的第二沟槽内，所述擦除栅介质层覆盖在所述第二沟槽的内壁上，所述擦除栅极填满所述第二沟槽；存储结构，包括依次堆叠的栅氧化层、浮栅层、栅间介质层和控制栅层，位于所述擦除栅极的两侧所对应的半导体衬底的表面上；源极，位于所述存储结构的两侧所暴露出的所述半导体衬底内；漏极，位于所述第二面所对应的半导体衬底内。2.如权利要求1所述的闪存存储器，其特征在于，所述第二沟槽和所述第一沟槽的沟槽间距在所述第二方向上相同。3.如权利要求2所述的闪存存储器，其特征在于，所述第二沟槽与所述第一沟槽的形状相同。4.如权利要求2所述的闪存存储器，其特征在于，所述第二沟槽的部分沟槽间距在所述第二方向上宽于所述第一沟槽的沟槽间距。5.如权利要求4所述的闪存存储器，其特征在于，所述第二沟槽与所述第一沟槽的形状不同，所述第二沟槽的形状为倒“凸”字型。6.如权利要求1所述的闪存存储器，其特征在于，所述漏极所对应的半导体衬底的掺杂类型为N型，所述阱区为P型阱。7.一种闪存存储器的制备方法，其特征在于，至少包括如下步骤：提供一半导体衬底，所述半导体衬底的表面上自下而上依次堆叠有栅氧化层、浮栅层、刻蚀停止层，且位于所述刻蚀停止层、浮栅层、栅氧化层以及部分所述半导体衬底内则形成有一沿第一方向设置的器件隔离结构；将形成有所述器件隔离结构的半导体衬底旋转至第二方向，并再次刻蚀所述半导体衬底，以在所述刻蚀停止层、浮栅层、栅氧化层以及部分所述半导体衬底内形成一沿所述第二方向设置的第一沟槽，其中所述第一方向与所述第二方向垂直；形成选择栅介质层和选择栅层，所述选择栅介质层至少覆盖在所述第一沟槽的下部空间的内表面上，且所述选择栅层至少填满所述第一沟槽的下部空间，以在位于所述半导体衬底内的部分所述第一沟槽中形成选择栅极；形成擦除栅介质层和擦除栅层，所述擦除栅介质层覆盖在所述选择栅极的顶面上和由所述第一沟槽的剩余空间所暴露出的浮栅层、刻蚀停止层以及所述选择栅极的顶面所围成的第二沟槽的内壁上，所述擦除栅层填满所述第二沟槽，以在所述半导体衬底上形...
【专利技术属性】
技术研发人员：曹子贵，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。