【技术实现步骤摘要】
存储器
[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种存储器。
技术介绍
[0002]如图1所示，是现有存储器的存储单元的电路图；现有存储器的存储单元101采用双分离栅浮栅器件。
[0003]所述双分离栅浮栅器件包括：
[0004]源区和漏区。
[0005]位于所述源区和所述漏区之间的2个分离的具有浮栅104的第一栅极结构。所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
[0006]位于所述第一栅极结构之间的第二栅极结构103。
[0007]通常，各所述第一栅极结构由隧穿介质层、所述浮栅104、控制栅介质层和所述控制栅105叠加而成；各所述第二栅极结构103由字线栅介质层和字线栅106叠加而成。
[0008]所述源区和所述漏区之间的沟道由各所述第一栅极结构和所述第二栅极结构一起控制。
[0009]通常，所述双分离栅浮栅器件为N型器件，所述源区和所述漏区都由N+区组成。P型掺杂的沟道区位于所述源区和所述漏区之间且被各所述第一栅极结构和所述第二栅...
【技术保护点】
【技术特征摘要】
1.一种存储器，其特征在于：包括差分存储单元；所述差分存储单元由第一存储子单元和第二存储子单元组合而成；所述第一存储子单元和所述第二存储子单元都采用分离栅浮栅器件；所述分离栅浮栅器件包括：源区和漏区，位于所述源区和所述漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；所述第一存储子单元的所述漏区连接到第一位线，所述第二存储子单元的所述漏区连接第二位线；所述第一存储子单元的所述源区和所述第二存储子单元的所述源区都连接源线；通过对所述第一存储子单元和所述第二存储子单元中的一个进行编程实现对所述差分存储单元的编程，实现在编程状态下，所述第一存储子单元和所述第二存储子单元中的一个为编程状态以及另一个为擦除状态，使所述第一存储子单元的存储信息和所述第二存储子单元的存储信息的状态相反从而呈差分结构，所述差分存储单元的存储信息由互为差分的所述第一存储子单元的存储信息和所述第二存储子单元的存储信息组成；在对所述差分存储单元进行读取操作时，所述第一存储子单元的存储信息和所述第二存储子单元的存储信息互为参考。2.如权利要求1所述的存储器，其特征在于：所述分离栅浮栅器件在擦除状态下，各所述浮栅中的存储电荷被擦除，使各所述第一栅极结构具有第一阈值电压；所述分离栅浮栅器件在编程状态下，至少一个所述浮栅注入有存储电荷使注入了存储电荷的所述第一栅极结构具有第二阈值电压，所述第二阈值电压的绝对值大于所述第一阈值电压的绝对值。3.如权利要求2所述的存储器，其特征在于：在各所述分离栅浮栅器件中，各所述第一栅极结构的所述控制栅连接在一起。4.如权利要求3所述的存储器，其特征在于：在所述差分存储单元中：所述第一存储子单元的各所述第一栅极结构的所述控制栅和所述第二存储子单元的各所述第一栅极结构的所述控制栅都连接到第一字线；所述第一存储子单元的所述第二栅极结构和所述第二存储子单元的所述第二栅极结构都连接到第二字线。5.如权利要求4所述的存储器，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。6.如权利要求5所述的存储器，其特征在于：所述分离栅浮栅器件为N型器件，所述源区和所述漏区都由N+区组成；P型掺杂的沟道区位于所述源区和所述漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖。7.如权利要求5所述的存储器，其特征在于：所述分离栅浮栅器件为P型器件，所述源区和所述漏区都由P+区组成；N型掺杂的沟道区位于所述源区和所述漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖。8.如权利要求6所述的存储器，其特征在于：对所述差分存储单元进行擦除时：
所述第一字线接第一负电压；所述第二字线接第一正电压；所述第一位线、所...
【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。