中高压MOS器件及其版图结构和制造方法技术

本发明专利技术提供一种中高压MOS器件及其版图结构和制造方法。本发明专利技术的MOS器件的版图结构包括衬底中的第一阱区，和第一阱区中的欧姆接触区；阱区中的第一漂移区和第二漂移区，以及第一漂移区中的源极区和第二漂移区中的漏极区；第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应阱区欧姆接触区的第二薄氧区；以及包围且隔离第一漂移区和第二漂移区的场注入区，场注入区的掺杂类型与第一阱区的掺杂类型相同，与漂移区的掺杂类型不同。通过在MOS器件场区增加包围且分割漂移区的场注入区，可防止MOS场区产生漏电通道，有效阻断了MOS场区产生的寄生沟道，显著减小了源漏之间由厚氧层内正电荷积累引起的漏电，因此得到耐压性能更高的中高压MOS器件。中高压MOS器件。中高压MOS器件。

【技术实现步骤摘要】
中高压MOS器件及其版图结构和制造方法


[0001]本申请涉及半导体微电子
，更具体的涉及集成电路设计制造领域。

技术介绍

[0002]集成电路是采用一定的工艺方法，将电路中所需的晶体管、电容和电阻等元器件通过布局布线互联在一起的微型结构。根据应用需求或应用场合的不同，MOS集成电路一般有低压、中压、高压和低中高压兼容之分。作为一种工艺类型，MOS工艺及由其制作的集成电路，其中高压一类应用于功率较高的场合，不仅需要承受12V以上的中高电压(其中30V及以上为高压)，还要满足其它性能指标要求，如小的漏电流，以达到降低功耗的目的。
[0003]场区漏电是NMOS器件的漏电原因之一。为了减小场区漏电，现有NMOS器件的结构和制备工艺，一般是通过P型注入来阻断场区漏电通道，但是，这种方法有可能引入高压阱和深阱隔离以及高压阱与漂移区之间的漏电通道，甚至有可能降低器件的击穿电压。

技术实现思路

[0004]本专利技术的一个方面，提供一种中高压MOS器件的版图结构，包括
[0005]衬底中的第一阱区，和第一阱区中的欧姆接触区；
[0006]第一阱区中的漂移区，所述漂移区包括第一漂移区和第二漂移区；
[0007]第一漂移区中的源极区和第二漂移区中的漏极区；
[0008]第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应第一阱区欧姆接触区的第二薄氧区；以及
[0009]包围且隔离第一漂移区和第二漂移区的场注入区，
[0010]其中，场注入区的掺杂类型与阱区的掺杂类型相同，与漂移区的掺杂类型不同。
[0011]优选地，所述场注入区包括环形区域和自环形区域延伸的条形区域，所述环形区域至少位于漂移区和欧姆接触区之间，所述条形区域位于第一漂移区和第二漂移区之间且将二者隔离。
[0012]优选地，漂移区与场注入区之间具有间距。
[0013]优选地，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边缘之间的部分，第一阱区边界与场注入区之间具有间距。
[0014]优选地，还包括位于衬底中的第二阱区和第二阱区中的欧姆接触区，以及对应第二阱区欧姆接触区的第三薄氧区。
[0015]本专利技术的另一方面，提供一种中高压MOS器件，包括：
[0016]衬底；
[0017]位于衬底中第一掺杂类型的第一阱区；
[0018]位于第一阱区中的第二掺杂类型的漂移区，所述漂移区包括第一漂移区和第二漂移区；
[0019]位于第一漂移区中第二掺杂类型的源极区和位于第二漂移区中第二掺杂类型的
漏极区；
[0020]第一阱区上包括栅极绝缘层的第一薄氧区，和位于栅极绝缘层上的栅极；以及
[0021]第一阱区中包围第一漂移区和第二漂移区的第一掺杂类型的场注入区，该场注入区包括环形区域和向内延伸至第一漂移区和第二漂移区之间的第一隔离段和第二隔离段，所述第一隔离段和第二隔离段在衬底上的投影被栅极在衬底上的投影覆盖并延伸至第一薄氧区在衬底上的投影。
[0022]优选地，所述MOS器件包括第一阱区内的欧姆接触区，所述场注入区的环形区域至少包括位于漂移区和第一阱区欧姆接触区之间的第一环形区域，漂移区与场注入区之间具有间距。
[0023]优选地，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边界之间的第二环形区域，第一阱区边界与场注入区的第二环形区域之间具有间距。
[0024]优选地，所述衬底具有第一掺杂类型，该器件还包括位于衬底和第一阱区之间的第二掺杂类型的第二阱区，和位于第二阱区中的第二阱区欧姆接触区；所述第一阱区位于所述第二阱区内。
[0025]优选地，所述第一掺杂类型为P型，第二掺杂类型为N型。
[0026]优选地，所述场注入区的掺杂杂质为BF2。
[0027]优选地，所述场注入区的掺杂剂量为5E12/cm2～1E14/cm2。
[0028]优选地，所述第一阱区和第二阱区的掺杂剂量分别为1E12/cm2～1E13/cm2，所述漂移区的掺杂剂量为5E12/cm2～1E14/cm2。
[0029]本专利技术的再一方面，提供一种如上所述中高压MOS器件的制作方法，该方法包括：
[0030]在第一掺杂类型衬底中形成第二掺杂类型的第二阱区；
[0031]在第二阱区表面上形成图案化硬掩膜，硬掩膜覆盖区域对应第一薄氧区、第二薄氧区和第三薄氧区；
[0032]在得到的结构表面上形成图案化的场注入掩膜；
[0033]以所述图案化硬掩膜和所述场注入掩膜作为注入掩膜，进行离子注入，得到包括环形区域以及第一隔离段和第二隔离段的场注入区；
[0034]去除所述场注入掩膜，在得到的结构表面进行氧化处理，得到厚氧化层；
[0035]去除所述图案化硬掩膜；
[0036]形成第一阱区和漂移区；
[0037]对得到的结构进行氧化处理，形成包括栅极绝缘层的多个薄氧区；
[0038]形成源极区、漏极区和栅极。
[0039]本专利技术通过在MOS晶体管场区提供包围且分割漂移区的具有闭合图形的场注入区，有效阻断了MOS场区产生的寄生沟道，可防止中高压MOS场区产生漏电通道，显著减小了源极漏极之间的由厚氧层内正电荷积累引起的漏电，显著降低中高压MOS集成电路的功耗电流。进一步，本专利技术的带有场注入区的MOS晶体管，在改善漏电流的同时，解决了由杂质浓度变化引起的高压阱与深阱隔离结构以及漂移区与高压阱之间的漏电问题，避免了其它漏电流的产生。
附图说明
[0040]下面结合附图对本申请的具体实施方式作进一步详细的说明。
[0041]图1示出一种现有技术的中高压MOS器件版图结构；
[0042]图2示出沿图1所示版图结构的剖线1位置的纵向剖面图；
[0043]图3示出沿图1所示版图结构的剖线2位置的纵向剖面图；
[0044]图4示出根据本专利技术的优选实施例的MOS晶体管的版图结构；
[0045]图5示出沿图4所示版图结构的剖线3位置的纵向剖面图；
[0046]图6示出沿图4所示版图结构的剖线4位置的纵向剖面图；
[0047]图7A
‑
7H示出本专利技术的MOS晶体管的制造方法的各工艺步骤结构图。
具体实施方式
[0048]为了更清楚地说明本申请，下面结合实施例和附图对本申请做进一步的说明。附图中相似的部件以相同或相似的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本申请的保护范围。
[0049]需要说明的是，本申请中描述的“具有”、“包含”、“包括”等均为开放式的含义，即，当描述模块“具有”、“包含”或“包括”第一元件、第二元件和/或第三元件时，表示该模块除了第一元件、第二元件和/或第三元件外还包括其他的元件。另外，本申请中“第一”、“第二”和“第三”等序数词并不旨在限定具体的顺序，而仅在于区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOS器件的版图结构，包括衬底中的第一阱区，和第一阱区中的欧姆接触区；第一阱区中的漂移区，所述漂移区包括第一漂移区和第二漂移区；第一漂移区中的源极区和第二漂移区中的漏极区；第一阱区上方包括栅极绝缘层所在的第一薄氧区，和对应第一阱区欧姆接触区的第二薄氧区；以及包围且隔离第一漂移区和第二漂移区的场注入区，其中，场注入区的掺杂类型与阱区的掺杂类型相同，与漂移区的掺杂类型不同。2.根据权利要求1所述的MOS器件的版图结构，其特征在于，所述场注入区包括环形区域和自环形区域延伸的条形区域，所述环形区域至少位于漂移区和欧姆接触区之间，所述条形区域位于第一漂移区和第二漂移区之间且将二者隔离。3.根据权利要求1所述的MOS器件的版图结构，其特征在于，漂移区与场注入区之间具有间距。4.根据权利要求1所述的MOS器件的版图结构，其特征在于，所述场注入区的环形区域还包括位于第一阱区欧姆接触区和第一阱区边缘之间的部分，第一阱区边界与场注入区之间具有间距。5.根据权利要求1所述的MOS器件的版图结构，其特征在于，还包括位于衬底中的包围第一阱区的第二阱区和第二阱区中的欧姆接触区，以及对应第二阱区欧姆接触区的第三薄氧区。6.一种MOS器件，包括：衬底；位于衬底中第一掺杂类型的第一阱区；位于第一阱区中的第二掺杂类型的漂移区，所述漂移区包括第一漂移区和第二漂移区；位于第一漂移区中第二掺杂类型的源极区和位于第二漂移区中第二掺杂类型的漏极区；第一阱区上包括栅极绝缘层的第一薄氧区，和位于栅极绝缘层上的栅极；以及第一阱区中包围第一漂移区和第二漂移区的第一掺杂类型的场注入区，该场注入区包括环形区域和向内延伸至第一漂移区和第二漂移区之间的第一隔离段和第二隔离段，所述第一隔离段和第二隔离段在衬底上的投影被栅极在衬底上的投影覆盖并延伸至第一薄氧区在衬底上的投影。7.根据权利要求6所述的MOS器件，其特征在于，所述MOS器件包括第一...

【专利技术属性】
技术研发人员：于江勇，代佳，张小麟，罗胡瑞，孙楠，郭艳华，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：