静电放电保护设备制造技术

本公开涉及静电放电保护设备。静电放电保护设备仅使用电连接的晶体管来形成。晶体管包括：第一MOS型晶体管，形成耦合在第一供应节点与第二供应节点之间的钳位电路；第二MOS型晶体管，被耦合在第一供应节点与第一MOS型晶体管的栅极端子之间；以及第三MOS型晶体管，具有耦合至第二MOS型晶体管的栅极端子的第一栅极端子、耦合至第一供应节点和第二供应节点中的一个供应节点的第二栅极端子、以及耦合至第二供应节点的第一传导端子和第二传导端子。供应节点的第一传导端子和第二传导端子。供应节点的第一传导端子和第二传导端子。

【技术实现步骤摘要】
静电放电保护设备
[0001]相关申请的交叉引用
[0002]本申请要求于2022年1月17日提交的法国专利申请号2200347的优先权权益，其内容在法律允许的最大范围内通过引用全部并入本文。


[0003]本公开大体上涉及电子设备和电路，并且更具体地涉及静电放电保护设备。

技术介绍

[0004]随着电子设备中的组件变得越来越小，与静电放电相关的问题越来越普遍。保护电子电路免受静电放电是确保电子设备的可靠性和耐久性的重要问题。
[0005]因此，需要更易于实施的高性能静电放电保护设备。

技术实现思路

[0006]实施例克服了已知静电放电保护设备的全部或部分缺点。
[0007]一个实施例提供了一种仅包括晶体管的静电放电保护设备。
[0008]根据一个实施例，该设备包括在第一电源节点与第二参考节点之间的第一钳位电路。
[0009]根据一个实施例，第一钳位电路包括第一MOS型晶体管，第一MOS型晶体管具有耦合至第一节点的第一传导端子以及耦合至第二节点的第二传导端子。
[0010]根据一个实施例，第一钳位电路还包括耦合至第一MOS型晶体管的栅极端子的触发模块。
[0011]根据一个实施例，触发模块包括：第二MOS型晶体管，具有耦合至第一电源节点的第一传导端子以及耦合至所述第一MOS型晶体管的栅极端子的第二传导端子；第三MOS型晶体管，具有耦合至第一电源节点的其栅极端子、以及耦合至第二晶体管的栅极端子的其两个传导端子和其体接触端子；以及第四MOS型晶体管，具有耦合至第二晶体管的栅极的第一栅极端子、以及耦合至第二参考节点的第二栅极端子、其两个传导端子和其体接触端子。
[0012]根据一个实施例，触发模块包括：第五MOS型晶体管，具有耦合至第一电源节点的第一传导端子以及耦合至所述第一MOS型晶体管的栅极端子的第二传导端子；第六MOS型晶体管，具有耦合至第一电源节点的第一栅极端子、耦合至第五晶体管的栅极端子的第二栅极端子、以及耦合至第二参考节点的其两个传导端子和其体接触端子；第七MOS型晶体管，具有耦合至第五晶体管的栅极端子的第一传导端子和栅极；以及第八MOS型晶体管，具有耦合至所述第七晶体管的第二传导端子的第一传导端子和栅极、以及耦合至第二参考节点的第二传导端子。
[0013]根据一个实施例，第一钳位电路包括第一BiMOS型晶体管，第一BiMOS型晶体管具有：第一传导端子，被耦合至第一节点；第二传导端子，被耦合至第二节点；以及体接触端子，被耦合至所述第一BiMOS型晶体管的栅极端子并且耦合至所述第二参考节点。
[0014]根据一个实施例，第一钳位电路包括第二BiMOS型晶体管，第二BiMOS型晶体管具有：第一传导端子，被耦合至第一节点；第二传导端子，被耦合至第二节点；第一体接触端子，被耦合至所述第二BiMOS型晶体管的栅极端子；以及第二体接触端子，被耦合至所述第二参考节点。
[0015]根据一个实施例，该设备还包括在第一电源节点与第三输入/输出节点之间的第一二极管效应组件以及在所述第三输入/输出节点与第二参考节点之间的第二二极管效应组件。
[0016]根据一个实施例，第一二极管效应组件是第九二极管组装的MOS型晶体管，并且第二二极管效应组件是第十二极管组装的MOS型晶体管。
[0017]根据一个实施例，第一二极管效应组件是第三BiMOS型晶体管，第三BiMOS型晶体管具有：第一传导端子，被耦合至第一节点；第二传导端子，被耦合至第三输入/输出节点；以及体接触端子，被耦合至所述第三BiMOS型晶体管的栅极端子并且被耦合至所述第三输入/输出节点。此外，第二二极管效应组件是第四BiMOS型晶体管，第四BiMOS型晶体管具有：第一传导端子，被耦合至第三输入/输出节点；第二传导端子，被耦合至第二节点；体接触端子，被耦合至所述第四BiMOS型晶体管的栅极端子并且耦合至所述第二参考节点。
[0018]根据一个实施例，第一二极管效应组件是第五BiMOS型晶体管，第五BiMOS型晶体管具有：第一传导端子，被耦合至第一节点；第二传导端子，被耦合至第三输入/输出节点；第一体接触端子，被耦合至所述第五BiMOS型晶体管的栅极端子；以及第二体接触端子，被耦合至所述第三输入/输出节点。此外，第二二极管效应组件是第六BiMOS型晶体管，第六BiMOS型晶体管具有：第一传导端子，被耦合至第三输入/输出节点；第二传导端子，被耦合至第二节点；第一体接触端子，被耦合至所述第六BiMOS型晶体管的栅极端子；以及第二体接触端子，被耦合至所述第二参考节点。
[0019]根据一个实施例，该设备还包括耦合电路，该耦合电路能够将静电放电保护电路耦合至另一静电放电保护电路。
[0020]根据一个实施例，耦合电路包括：在第二参考节点与第四耦合节点之间的二极管组装的第十一MOS型晶体管；以及在第四耦合节点与第二参考节点之间的二极管组装的第十二MOS型晶体管，第十一MOS型晶体管和第十二MOS型晶体管是头尾相接而被组装的。
[0021]根据一个实施例，耦合电路包括：在第二参考节点与第四耦合节点之间的二极管组装的第七BiMOS型晶体管；以及在第四耦合节点与第二参考节点之间的二极管组装的第八BiMOS型晶体管，第七BiMOS型晶体管和第八BiMOS型晶体管是头尾相接而被组装的。
[0022]根据一个实施例，所有所述BiMOS型晶体管被形成在相同衬底上。
附图说明
[0023]前述特征和优点以及其他特征和优点将在具体实施例的以下描述中进行详细描述，具体实施例是参照附图通过说明而非限制的方式给出的，在附图中：
[0024]图1以块的形式非常示意性地示出了静电放电保护设备的一个实施例；
[0025]图2示出了图1的设备的一部分的实施例的电气图；
[0026]图3示出了图2的部分的电流
‑
电压特性；
[0027]图4示出了图1的设备的另一部分的实施例的电气图；
[0028]图5以块的形式示意性地且部分地示出了图1的设备的另一部分的实施例；
[0029]图6示出了图5的电路的实施例的示例；
[0030]图7示出了图6的电路组件的顶视图；
[0031]图8示出了图5的电路的实施例的另一示例；
[0032]图9示出了图1的设备的一部分的实施例的电气图；
[0033]图10示出了图1的设备的一部分的实施例的电气图；
[0034]图11示出了图10的电路组件的顶视图；以及
[0035]图12示出了图10的电路结构的实施例示例的顶视图。
具体实施方式
[0036]在各个附图中，类似的(like)特征由类似的附图标记指定。具体地，在各种实施例中共有的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。
[0037]为了清晰起见，仅详细图示和描述了对理解本文描述的实施例有用的步骤和元件。具体地，未详述静电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电保护设备，包括仅由电连接的晶体管形成的钳位电路，所述晶体管包括：第一MOS型晶体管，具有耦合至第一供应节点的第一传导端子以及耦合至第二供应节点的第二传导端子；第二MOS型晶体管，具有耦合至所述第一供应节点的第一传导端子以及耦合至所述第一MOS型晶体管的栅极端子的第二传导端子；以及第三MOS型晶体管，具有耦合至所述第二供应节点的第一传导端子和第二传导端子、耦合至所述第二MOS型晶体管的栅极端子的第一栅极端子、以及耦合至所述第一供应节点和所述第二供应节点中的一个供应节点的第二栅极端子。2.根据权利要求1所述的设备，其中所述第三MOS型晶体管的体接触端子被耦合至所述第二供应节点。3.根据权利要求1所述的设备，其中所述第三MOS型晶体管的所述第二栅极端子被耦合至所述第二供应节点，并且所述设备还包括：第四MOS型晶体管，具有耦合至所述第二MOS型晶体管的栅极端子的第一传导端子和第二传导端子、以及耦合至所述第一供应节点的栅极端子。4.根据权利要求3所述的设备，其中所述第四MOS型晶体管的体接触端子被耦合至所述第二MOS型晶体管的栅极端子。5.根据权利要求3所述的设备，其中所述第二MOS型晶体管、所述第三MOS型晶体管和所述第四MOS型晶体管形成触发电路，所述触发电路被配置为生成触发信号，所述触发信号被施加到所述第一MOS型晶体管的栅极端子，以控制所述第一MOS型晶体管的导通，其中所述触发信号由所述触发电路响应于所述第一供应节点和第二供应节点中的一个或多个供应节点处的静电放电事件来生成。6.根据权利要求3所述的设备，其中所述第四MOS型晶体管包括N型BiMOS晶体管。7.根据权利要求1所述的设备，其中所述第三MOS型晶体管的所述第二栅极端子被耦合至所述第一供应节点，并且所述设备还包括：第五MOS型晶体管，具有耦合至所述第二MOS型晶体管的栅极端子的第一传导端子和栅极；以及第六MOS型晶体管，具有耦合至所述第五MOS型晶体管的第二传导端子的第一传导端子和栅极、以及耦合至所述第二供应节...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体有限公司，
类型：发明
国别省市：