静电放电保护器件制造技术

本公开的各方面涉及静电放电ESD保护器件。根据本公开，提供一种ESD保护器件，其包括第一单元与第二高压单元的串联连接，其中第一单元具有强的快速回跳和低的串联电容，所述第二高压单元显示了相对高的保持/触发电压，以确保ESD保护器件的闩锁和不当触发，同时提供在低电容负载情况下的高电压操作。在低电容负载情况下的高电压操作。在低电容负载情况下的高电压操作。

【技术实现步骤摘要】
静电放电保护器件


[0001]本公开的各方面涉及静电放电(ESD)保护器件。本公开的其它方面涉及多通道ESD保护器件和封装的ESD保护器件。本公开的其他方面涉及封装中系统以及电子器件，其中封装中系统以及电子器件二者都包括ESD保护器件。

技术介绍

[0002]为了承受ESD事件，电子器件通常包括专用ESD保护器件或者连接到专用ESD保护器件。专用ESD保护器件被配置成在电子器件(更具体地，其ESD敏感节点)与地之间提供电路径，以确保在ESD事件期间可以防止在ESD敏感节点处出现过高的电流和/或电压。根据电子器件的应用，ESD保护器件应当满足不同的需求。
[0003]以下三个ESD要求通常对片上以及系统级上的有效ESD保护提出了非常大的设计挑战。首先，在汽车应用中，规范值(specification value)在8kV到25kV范围内的超高ESD性能规范(例如系统级IEC41000
‑4‑
2)是常见的。这种规范导致高达大于100As的电流的快速纳秒峰值，而“高能(energetic)”人体模型状脉冲的峰值可以高达几乎50As。
[0004]其次，高压汽车应用经常要求ESD保护器件的高截止状态电平以避免在正常操作条件期间的错误触发。这导致需要高ESD触发和取决于特定的产品应用而范围在15V到200V的保持电压。结合上述典型系统级ESD规范所固有的高ESD峰值电流，在ESD应力期间，几千瓦的功率可以在保护器件中耗散。此外，应用基于具有深度快速回跳(deep snapback)的NPN双极晶体管的高电压快速回跳器件(high
‑
voltage snapback device)是关键的，因为这些器件经常易于受到早期丝状化(early filamentation)，并因此易于在高电流快速回跳状态中退化(degradation)。
[0005]第三，低电容射频(RF)应用，例如Serdes、以太网、HDMI、USB等，将ESD保护器件的最大允许电容负载限制到相对低的值，通常低于1pF，以避免例如由于插入损耗/返回损耗或谐波失真对快速RF信号造成的有害干扰。积极的RF设计甚至将RF信号线处的最大电平限制在100fF以下。
[0006]一种ESD保护器件从US 2017/213816A1已知。进一步的ESD器件从US 2020/381417A1、US2018/331090A1和WO 2011/156233A1中已知。
[0007]明内容
[0008]本公开的各个方面涉及一种ESD保护器件，其为一种ESD保护架构中至少一些上述设计挑战提供解决方案。通常，这些解决方案致力于高速汽车应用(high
‑
speed automotive application)，例如以太网＞1Gbit/s或Serdes＞10Gbit/s，其需要较低的电容性负载和相对高的电压电平。
[0009]根据本专利技术的一方面，提供一种ESD保护器件，其包括节点端子、参考端子以及第一单元和第二单元的串联连接，其中所述节点端子被配置为连接到要保护的电路的节点，所述参考端子被配置为连接到诸如接地的参考电压，所述第一单元和所述第二单元被布置在所述节点端子和所述参考端子之间。
[0010]ESD保护器件被配置为：在要保护的节点上发生ESD事件的情况下，在节点端子和参考端子之间并且通过所述串联连接提供导电路径。
[0011]对于从节点端子和参考端子中的一个端子到节点端子和参考端子中的另一个端子的第一电流流动，第一单元具有I
‑
V特性，其显示由第一触发电压和第一保持电压描述的第一快速回跳。第二单元包括对于该第一电流流动反向偏置的结。反向偏置的结具有由第二触发电压描述的I
‑
V特性，并且如果这些I
‑
V特性显示第二快速回跳，则也由第二保持电压来描述。
[0012]第一单元具有第一串联电容，第二单元具有第二串联电容，其中第二串联电容优选地是第一串联电容的至少3倍。
[0013]第二触发电压的大小，或者如果第二单元的I
‑
V特性显示第二快速回跳时第二保持电压的大小，优选地比第一保持电压的大小大至少3倍。
[0014]图1A中示出了如上所述的ESD保护器件1的示例。图1B示出了根据本公开的一个方面的电子器件30的实施例，其包括具有ESD敏感节点N的电子电路4，ESD保护器件1连接到ESD敏感节点N。
[0015]ESD保护器件1包括与第二单元3串联的第一单元2。第一单元2包括第一端子2A和第二端子2B，并且第二单元3包括第一端子3A和第二端子3B。第一单元2在端子2A、2B之间具有串联电容C1，第二单元3在端子3A、3B之间具有串联电容C2，例如串联电容C2比第一串联电容大至少3倍。
[0016]第一端子2A构成器件1的节点端子1A，第二端子3B构成器件1的参考端子1B。然而，本公开同样涉及其中第一端子2A构成器件1的参考端子1B，第二端子3B构成器件1的节点端子1A的实施例。
[0017]图1A分别示出了单元2、3的I
‑
V特性。例如，单元2的I
‑
V特性显示了快速回跳，其由第一触发电压Vt1及第一保持电压Vh1来描述。单元3的I
‑
V特性不显示快速回跳。相反，I
‑
V特性由第二触发电压Vt2来描述。该I
‑
V特性对应于反向偏置结的I
‑
V特性。
[0018]单元2、3的串联组合导致了图1A的右下角所示的I
‑
V特性。如图所示，I
‑
V特性由触发电压Vt1+Vt2和保持电压Vh1+Vt2来描述。在此，第二触发电压Vt2的大小优选地至少大于第一保持电压Vh1的大小的3倍。
[0019]ESD保护器件1连接到电子器件30的ESD敏感节点N。在正常操作期间在节点N处出现的最大操作电压等于Vmax，并且将对电子器件30造成损坏的节点N处的最小电压电平等于Vbreak。
[0020]如图1A所示，在ESD事件期间，在单元2中可以观察到快速回跳。对于高电压应用，第一保持电压Vh1通常低于Vmax。在没有单元3的情况下，单元2将锁存，在这种意义上，在已经被触发之后，即使节点N处的电压再次处于正常电平，单元2也将保持在快速回跳操作中。相对高的第二触发电压Vt2加到ESD保护器件1的有效保持电压，其等于Vh1+Vt2，使得避免在ESD事件之后单元2的不适当的锁存。同时，器件1的有效触发电压等于Vt1+Vt2，低于Vbreak。因此，在ESD敏感节点N处达到电压电平Vbreak之前，ESD保护器件1将被触发并提供到接地的电流路径。
[0021]用于单元2的较强快速回跳器件通常使用横向半导体器件来实现，该横向半导体器件的特征在于串联电容相对小。然而，该器件通常不能耗散大量的功率。第二单元3通常
使用高功率器件来实现。该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电放电(ESD)保护器件(1)，包括：节点端子(1A)，其被配置为连接到要保护的电路的节点(N)；参考端子(1B)，其被配置为连接到诸如接地的参考电压；以及第一单元(2；U1；U1A，U1B)和第二单元(3；U2)的串联连接，所述第一单元(2；U1；U1A，U1B)和所述第二单元(3；U2)布置在所述节点端子(1A)和所述参考端子(1B)之间；其中，所述第一单元(2；U1；U1A、U1B)包括连接到所述节点端子(1A)的第一端子(2A)、和第二端子(2B)，其中所述第二单元(3；U2)包括连接到所述第一单元(2；U1；U1A、U1B)的所述第二端子(2B)的第一端子(3A)和连接到所述参考端子(1B)的第二端子(3B)；或者其中，所述第一单元(2；U1；U1A、U1B)包括连接到所述参考端子(1B)的第一端子(2A)、和第二端子(2B)，其中，所述第二单元(3；U2)包括连接到所述第一单元(2；U1；U1A、U1B)的所述第二端子(2B)的第一端子(3A)和连接到所述节点端子(1A)的第二端子(3B)，其中，所述第一单元(2；U1；U1A、U1B)包括横向半导体器件，并且其中所述第二单元(3；U2)包括垂直半导体器件，其中，所述ESD保护器件(1)被配置为：在要保护的所述节点(N)上发生ESD事件的情况下，在所述节点端子(1A)与所述参考端子(1B)之间并且通过所述串联连接来提供导电路径；其中，对于从所述节点端子(1A)和所述参考端子(1B)中的一个端子到所述节点端子(1A)和所述参考端子(1B)中的另一个端子的第一电流流动：所述第一单元(2；U1；U1A、U1B)的第一端子(2A)和第二端子(2B)之间具有I
‑
V特性，所述I
‑
V特性显示由第一触发电压(Vt1)和第一保持电压(Vh1)描述的第一快速回跳；所述第二单元(3；U2)的第一端子(3A)和第二端子(3B)之间具有由第二触发电压(Vt2)描述的I
‑
V特性，并且如果这些I
‑
V特性显示第二快速回跳，则这些I
‑
V特性也由第二保持电压来描述；其中，所述第一单元(2；U1；U1A、U1B)包括硅控整流器(SCR1)，其中，所述第二单元(3；U2)包括：多个第二二极管(D3)，其相对于所述第一电流流动反向布置；或基极开路的第一PNP双极晶体管(Q3)，其中，所述第一电流流动对应于从所述基极开路的第一PNP双极晶体管(Q3)的发射极到集电极的电流流动；或者第二PNP双极晶体管(Q3)，其发射极和基极互连，其中，所述第一电流流动对应于从所述第二PNP双极晶体管(Q3)的基极和/或发射极到集电极的电流流动；或者第二NPN双极晶体管(Q3)，其发射极和基极互连，其中，所述第一电流流动对应于从所述第二NPN双极晶体管(Q3)的集电极到基极和/或发射极的电流流动，其中，所述第一单元(2；U1；U1A，U1B)的第一端子(2A)和第二端子(2B)之间具有第一串联电容(C1)，并且所述第二单元(3；U2)的第一端子(3A)和第二端子(3B)之间具有第二串联电容(C2)，其中，所述第一串联电容(C1)小于所述第二串联电容(C2)；以及其中，所述第二触发电压(Vt2)的大小，或者如果所述第二单元(3；U2)的I
‑
V特性显示所述第二快速回跳时所述第二保持电压的大小，比所述第一保持电压(Vh1)的大小大至少3倍。
2.根据权利要求1所述的ESD保护器件(1)，其中，如果所述第二单元(3；U2)的I
‑
V特性显示所述第二快速回跳，则所述第二触发电压(Vt2)与所述第二保持电压之间的比率小于2，优选地小于1.5。3.根据前述权利要求中任一项所述的ESD保护器件(1)，其中，所述第一单元(2；U1；U1A，U1B)包括基极开路的第一NPN双极晶体管(Q1)和相对于所述第一电流流动正向布置的第一二极管(D2)，其中，所述第一电流流动对应于从所述基极开路的第一NPN双极晶体管(Q1)的集电极到发射极并且经由所述第一二极管(D2)的电流流动。4.根据前述权利要求1所述的ESD保护器件(1)，还包括与串联连接并联布置的旁路二极管(D1)，其中所述旁路二极管(D1)相对于所述第一电流流动反向布置。5.根据前述权利要求1所述的ESD保护器件，其中，对于从所述节点端子(1A)和所述参考端子(1B)中的所述另一个端子到所述节点端子(1A)和所述参考端子(1B)中的所述一个端子的第二电流流动：所述第一单元(U1；U1A，U1B)具有I
‑
V特性，其显示由第三触发电压和第三保持电压描述的第三快速回跳；所述第二单元(U2)具有由第四触发电压描述的I
‑
V特性，并且如果这些I
‑
V特性显示第四快速回跳，则这些I
‑
V特性也由第四保持电压来描述；其中，所述第四触发电压的大小，或者如果所述第二单元(U2)的所述I
‑
V特性显示所述第四快速回跳时所述第四保持电压的大小，比所述第三保持电压的大小大至少3倍。6.根据权利要求5所述的ESD保护器件，其中，所述第一单元(U1；U1A、U1B)包括双向可控硅整流器(SCR1)。7.根据权利要求5或6中任一项所述的ESD保护器件，其中，所述第一单元(U1；U1A，U1B)包括基极开路的第三NPN双极晶体管(Q1)以及相对于所述第二电...

【专利技术属性】
技术研发人员：汉斯马丁，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：