System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开涉及如权利要求1所述的制造半导体器件的方法。本公开还涉及使用该方法制造的半导体器件和根据权利要求12中所述方法制造的mosfet器件。
技术介绍
1、在现有技术专利文献us-b2-8269282中公开了一种已知的半导体器件。该已知器件包括沿着半导体区域中的沟槽设置的至少一个场效应晶体管。该半导体区域具有至少一个局部界定的掺杂剂区域。所述至少一个局部界定的掺杂剂区域从晶体管的源极区域和本体区域之间或者晶体管的漏极区域和本体区域之间的pn结延伸到本体区域中直至栅极电极、或者在晶体管的源极区域和本体区域之间或者晶体管的漏极区域和本体区域之间的pn结之上延伸到本体区域中直至栅极电极,使得通过局部界定的掺杂物区域桥接本体区域中的pn结和栅极电极之间的间隙。第二(下部)沟槽比上部沟槽更薄。
2、us-b1-905690公开了一种半导体器件,其中通过首先在衬底上形成外延层来制造场效应晶体管。随后,在外延层上形成具有氧化物层的沟槽。氧化物层具有第一电极部分和第二电极部分,第一电极部分具有第一宽度和第一高度,而第二电极部分具有第二宽度和第二高度。覆盖氧化物层和第二电极部分的栅极氧化物层具有栅极部分,该栅极部分具有第三宽度。外延层具有本体区域和源极区域,其中这两个区域与栅极部分相邻并且被层间电介质覆盖。覆盖本体区域和层间电介质的源极电极接触源极区域。第一高度不小于第二高度,第一宽度小于第二宽度,并且第二宽度小于第三宽度。
3、us 7 183 610 b2公开了一种沟槽mosfet,其中沟槽的下部部分包含埋入式源极电极
4、us2021/175339 a1公开了一种具有第一导电元件和第二导电元件、第一半导体区域、第二半导体区域和第三半导体区域的半导体器件,其中第一半导体区域包括第一部分区域和第二部分区域,并且其中第一导电元件在第一部分区域与第二导电元件之间,并且绝缘部分包括第一绝缘区域、第二绝缘区域和第三绝缘区域。
5、us 7 638 841 b2公开了一种半导体器件,其包括第一导电类型的漂移区、在漂移区上方延伸并具有与第一导电类型相反的第二导电类型的阱区、延伸穿过阱区并进入漂移区的有源沟槽,有源沟槽的侧壁和底部衬有介电材料,并且基本上填充有第一导电层和第一栅极导电层,第一导电层设置在第一栅极导电层下方并且通过电极间介电材料与第一栅极导电层分隔,具有第一导电类型的源极区域形成在与有源沟槽相邻的阱区中;以及形成在两个相邻沟槽之间的第一台面上的第一肖特基结构。
6、us2021/126125 a1公开了一种晶体管器件,其具有衬底、具有第一横向宽度的第一载流区域,以及第二载流区域,其中第一沟槽形成在第一载流区域和第二载流区域之间,并且其中第一沟槽包括连接到第一载流区域的第一垂直部件侧壁和连接到第二载流区域的第二垂直部件侧壁。
7、us 7 936 011 b2公开了一种半导体功率器件,其包括多个功率晶体管单元,所述多个功率晶体管单元被在半导体衬底中开口的沟槽围绕,其中构成有源单元的单元中的至少一个单元具有源极区域,该源极区域设置在沟槽栅极旁边,该沟槽栅极电连接到栅极焊盘并围绕所述单元,并且其中沟槽式栅极进一步具有底部屏蔽电极,该底部屏蔽电极填充有设置在沟槽式栅极下方并与沟槽式栅极绝缘的栅极材料。
8、现有技术由于其对未对准和硅蚀刻纵横比的控制而受到最小接触cd的工艺限制,这限制了分离栅极沟槽mosfet在相应反向击穿电压下相对于低rdson能力的性能。因此,本公开的目的是提供一种具有改进的反向击穿电压到导通状态电阻能力的改进的半导体器件。
技术实现思路
1、根据本公开的第一实施例,提出了一种如权利要求1所定义的制造沟槽栅半导体器件的方法。该方法包括以下步骤:
2、a)提供具有衬底的外延epi层,该衬底具有密封层以防止来自掺杂衬底区域的自掺杂;
3、b)生长硬掩模hdm层;
4、c)在硬掩模hdm中形成第一开口;
5、d)在垂直方向上从顶侧朝向底侧干法蚀刻第一沟槽;
6、e)在第一沟槽壁上形成氧化物层;
7、f)在至少第一沟槽壁上的氧化物层上沉积氮化物层;
8、g)由氮化物形成氮化物间隔层;
9、h)对第一沟槽的底部进行介电质蚀刻,以暴露第一沟槽的外延epi层;
10、i)在垂直方向和在水平方向从述第一沟槽的底侧朝向底侧蚀刻第二沟槽;
11、j)去除氮化物间隔层和氧化物层;
12、k)在第一沟槽和/或第二沟槽的侧壁上生长牺牲氧化物以减少蚀刻缺陷;
13、l)对第一沟槽和第二沟槽进行侧壁氧化和/或介电沉积,以在至少第二沟槽中产生用于源极多晶硅的衬垫氧化物层;
14、m)将源极多晶硅沉积在至少第二沟槽中;
15、n)蚀刻源极多晶硅,直到源极多晶硅将不在第二沟槽上延伸;
16、o)通过去除任何氧化物层来清洁第一沟槽侧壁;
17、p)通过介电沉积或热氧化形成多晶硅间氧化物ipo;
18、q)清洁第一沟槽侧壁;
19、r)在第一沟槽的侧壁上进行栅极氧化gox;
20、s)通过沉积多晶硅而形成栅极多晶硅;
21、t)回刻多晶硅;
22、u)形成p体注入和源极注入和接触,其中,在步骤h)中,在垂直方向和水平方向上执行蚀刻步骤,使得第二沟槽比第一沟槽宽,并且第二沟槽的深度大于第一沟槽的深度,并且衬垫氧化物层比栅极氧化物层厚。
23、代替一次蚀刻单个沟槽,沟槽蚀刻分两个步骤进行,第一个步骤是使用任何硬掩模,第二个步骤是在第一沟槽的侧壁上形成氮化物-氧化物间隔层。第一沟槽和第二沟槽的宽度均不同,其中第二沟槽比第一沟槽宽。通过具有底切(undercut)的各向同性蚀刻步骤来控制第二沟槽的宽度。更宽的第二沟槽在相邻沟槽之间提供了更窄的硅区域。
24、另外,在步骤i)中,应用各向异性蚀刻,任选地将各向同性蚀刻和各向异性蚀刻的应用相组合。
25、另外,在沉积所述氮化物层的步骤f)和/或形成氮化物间隔层的步骤g)中包括沉积氮化硅。
26、另外,该方法包括使用反应离子蚀刻工艺。
27、另外,形成氮化物间隔层的步骤g)包括干法蚀刻第一沟槽底部部分的氮化物层的步骤,任选地,以各向异性方式进行蚀刻。任选地,在一个实施例中,在步骤g)中应用氧化物蚀刻。
28、另外,步骤l)包括第一沟槽和第二沟槽的氧化和/或氧化物的沉积或用热退火进行氧化物的沉积。特别地,根据本公开,步骤a)至u)中的任意步骤包括热退火步骤。
29、在根据本公开的方法的优选实施例中,进行步骤h),直到第一沟槽的宽度(a)与第二沟槽的宽度(b)之间的比率在1:1.7至1:2的范围内。
30、本公开还涉及如权利要求xx中所定义的半导体本文档来自技高网...
【技术保护点】
1.一种用于制造沟槽栅半导体器件(1)的方法,该方法包括以下步骤:
2.根据权利要求1所述的方法,其中在所述步骤i)中,应用各向异性蚀刻。
3.根据权利要求1或2所述的方法,其中在所述步骤i)中,将各向同性蚀刻和各向异性蚀刻的应用相组合。
4.根据权利要求1、2或3所述的方法,其中在所述步骤f)中,沉积所述氮化物层和/或步骤g)形成氮化物间隔层包括沉积氮化硅。
5.根据权利要求1、2、3或4所述的方法,其中在所述步骤i)或所述步骤n)中包括使用反应离子蚀刻工艺。
6.根据前述权利要求1至5中任一项所述的方法,其中在所述步骤g)中,所述氮化物间隔层的形成包括对所述第一沟槽的底部部分的所述氮化物层进行干法蚀刻。
7.根据权利要求6所述的方法,其中在所述蚀刻中是各向异性的。
8.根据前述权利要求1至7中任一项所述的方法,其中在所述步骤g)中,应用氧化物蚀刻。
9.根据前述权利要求1至8中任一项所述的方法,其中所述步骤l)包括所述第一沟槽和所述第二沟槽的氧化和/或氧化物沉积或用热退火进行氧化物
10.根据前述权利要求1至9中任一项所述的方法,其中步骤a)至u)中的任意步骤包括热退火步骤。
11.根据前述权利要求1至10中任一项所述的方法,其中进行所述步骤h)直到所述第一沟槽的宽度(A)与所述第二沟槽的宽度(B)的比率在1:1.7至1:2的范围内。
12.一种沟槽栅半导体器件,其包括从单个外延EPI层的顶层侧(4)朝向底层侧(5)的垂直方向上看去的沟槽,所述沟槽被分为具有从所述顶层侧(4)朝向第一沟槽底部(3a)形成的深度(a)的第一沟槽和具有从所述第一沟槽底部(3a)朝向所述底层侧(5)形成的深度(b)的第二沟槽,并且其中所述源极多晶硅设置在所述第二沟槽中,栅极多晶硅设置在所述第一沟槽中并且通过多晶硅间氧化物层与所述源极多晶硅分隔,并且其中所述第二沟槽的宽度(B)大于所述第一沟槽的宽度(A),并且所述第二沟槽的深度(b)大于所述第一沟槽的深度(a),并且衬垫氧化物层比栅极氧化物层厚。
13.根据权利要求12所述的沟槽栅半导体器件,其中所述第一沟槽的宽度(A)与所述第二沟槽的宽度(B)的比率在从1:1.7至1:2的范围内。
14.根据权利要求12或13所述的沟槽栅半导体器件,其中源极多晶硅的宽度(D)与栅极多晶硅的宽度(C)的比率在0.7:1至1.2:1的范围内。
15.根据前述权利要求12至14中任一项所述的MOSFET器件,所述MOSFET器件使用根据前述权利要求1至11中任一项所述的方法制造。
...【技术特征摘要】
1.一种用于制造沟槽栅半导体器件(1)的方法,该方法包括以下步骤:
2.根据权利要求1所述的方法,其中在所述步骤i)中,应用各向异性蚀刻。
3.根据权利要求1或2所述的方法,其中在所述步骤i)中,将各向同性蚀刻和各向异性蚀刻的应用相组合。
4.根据权利要求1、2或3所述的方法,其中在所述步骤f)中,沉积所述氮化物层和/或步骤g)形成氮化物间隔层包括沉积氮化硅。
5.根据权利要求1、2、3或4所述的方法,其中在所述步骤i)或所述步骤n)中包括使用反应离子蚀刻工艺。
6.根据前述权利要求1至5中任一项所述的方法,其中在所述步骤g)中,所述氮化物间隔层的形成包括对所述第一沟槽的底部部分的所述氮化物层进行干法蚀刻。
7.根据权利要求6所述的方法,其中在所述蚀刻中是各向异性的。
8.根据前述权利要求1至7中任一项所述的方法,其中在所述步骤g)中,应用氧化物蚀刻。
9.根据前述权利要求1至8中任一项所述的方法,其中所述步骤l)包括所述第一沟槽和所述第二沟槽的氧化和/或氧化物沉积或用热退火进行氧化物的沉积。
10.根据前述权利要求1至9中任一项所述的方法,其中步骤a)至u)中的任意步骤包括热退火步骤。
11.根据前述权利要求1至1...
【专利技术属性】
技术研发人员:阿里亚德普·姆里纳尔,基里安·翁,
申请(专利权)人:安世有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。