【技术实现步骤摘要】
专利
本专利技术涉及在材料层上图案化纳米尺寸的特征的方法。一个主要应用领域是在半导体量子点器件中生产紧密间隔开的栅极结构。
技术介绍
1、近年来，半导体材料上的量子点器件，作为实现可行量子计算芯片的主要途径之一，被广泛探索。已经探索了各种架构，它们都共同地具有紧密间隔开的栅极，被配置成使得量子点被约束在这些栅极中的一者或多者下方。栅极例如可以是形成在硅基板上的氧化硅薄层上的金属栅极。通过栅极的紧密间隔和向栅极施加适当的电压，在栅极下方在氧化硅和硅基板之间的界面处创建量子点(即小的隔离电子或空穴岛)并操纵与量子点相关的量子比特是可能的。量子比特例如可以由量子点的个体电子的自旋状态来定义。磁共振被用于控制自旋状态，并且读出器件(例如单电子晶体管)可以被集成在一个或多个量子点附近。量子点器件在开尔文或亚开尔文范围(即约1k或更低)的温度下操作，以实现足够的量子比特相干时间和基于量子比特的计算。
2、响应上述描述的各种配置所共有的一个反复出现的问题涉及用于实现紧密间隔开的且纳米级的栅极阵列的制造工艺。栅极宽度要求在几十纳米的范围内，而栅极之间的介电间隔必须尽可能小，优选地在10至20nm左右或甚至更低。目前应用的用于生产此类结构的方法包括使用连续的栅极图案化步骤，从而产生部分地交叠的栅极，或者使用类似于多图案化的技术。然而，这种办法导致栅极之间的不均匀的介电间隔，并且导致不均匀的栅极高度，这可能对器件操作不利。
3、量子点器件可以包括附加结构，诸如通过填充有电介质的间隔来与栅极阵列间隔开的约束电极，该填充有
4、所有当前应用的方法所共有的问题是，在制造工艺期间，在其上形成栅极的基板被暴露于等离子体蚀刻一次或多次。这种暴露可能会损坏基板，从而导致界面质量恶化，并由此使量子比特性能降级。
技术实现思路
1、本专利技术旨在提供一种图案化方法，该方法使得能够在不将下方基板暴露于等离子体蚀刻的情况下产生紧密间隔开的纳米尺寸特征。该目的是通过所附权利要求中公开的方法来实现的。该方法的实施例应用三个硬掩模的组合和掩模材料的沉积，以及使用两个间隔物，来在两个横向方向上将经图案化特征之间的距离限定为低至几纳米。该方法的步骤被配置成在目标层上产生最终硬掩模图案，其中最终硬掩模随后在单个蚀刻步骤中被转移到目标层，使得目标层被形成在其上的那个表面在所述最终转移之前不受任何工艺步骤的影响。这确保了图案特征下方的区域不受诸如等离子体蚀刻之类的工艺步骤的影响。因此，该方法非常适合于产生适用于量子点器件的紧密间隔开的结构的图案。
2、本专利技术特别涉及一种根据包括多个紧密间隔开的特征的图案来图案化目标层的方法，该方法包括以下步骤：
3、在目标层上产生第一经图案化硬掩模，所述第一经图案化硬掩模包括两个块，所述两个块具有由间隙间隔开的相互面对的侧壁，
4、在第一硬掩模的块的侧壁上分别产生一对第一间隔物，
5、此后，在目标层上沉积掩模材料的第一层，并对掩模材料的所述层和所述块进行平坦化，以获得共同的平坦化表面，
6、在所述平坦化表面上产生第二经图案化硬掩模，第二经图案化硬掩模包括两个或更多个间隔开且相互平行的块，所述块相对于第一硬掩模的间隔开的块横向地取向并且至少覆盖第一硬掩模的块的相互面对的侧壁上的间隔物之间的间隙，
7、相对于第二经图案化硬掩模、相对于第一经图案化硬掩模的块和相对于第一间隔物，去除所述第一层掩模材料，使得多个第一掩模材料块保留在第一硬掩模的各块之间，其中第一掩模材料块由第一间隔物与第一硬掩模的各块分隔开，
8、去除第二硬掩模，
9、相对于第一硬掩模的块以及相对于第一掩模材料块来选择性地去除第一间隔物，使得在去除第一间隔物之后，第一掩模材料块与第一硬掩模的块被间隔开，
10、在第一硬掩模的块的侧表面的暴露部分和多个第一掩模材料块的侧表面的暴露部分上产生第二间隔物，使得第二间隔物填充第一掩模材料块与第一硬掩模的块之间的空间，
11、在目标层上沉积第二层掩模材料并平坦化所述第二层、第一硬掩模的块和多个第一掩模材料块，以获得共同平坦化表面，
12、在先前步骤中获得的平坦化表面上产生第三经图案化硬掩模，第三经图案化硬掩模包括覆盖至少所述多个第一掩模材料块的块，
13、相对于第三硬掩模去除第二层掩模材料，使得保留一个或多个第二掩模材料块，所述第二块由第二间隔物来与第一硬掩模材料块和第一硬掩模的块分隔开，
14、去除第三硬掩模，
15、相对于第一硬掩模的块和第一和第二掩模材料块来选择性地去除第二间隔物，从而获得最终经图案化硬掩模，包括第一硬掩模的块以及在两个横向方向中的一者或另一者上以对应于第一间隔物或第二间隔物的间距来间隔开的第一和第二块，
16、通过相对于最终硬掩模来去除目标层的材料，将所述最终硬掩模的图案转移到目标层，其中第一硬掩模的块以及第一和第二掩模材料块的转移导致形成所述多个紧密间隔开的特征，
17、去除最终硬掩模。
18、根据一实施例，第一间隔物和第二间隔物的宽度在5和20nm之间。
19、根据一实施例，第一间隔物和第二间隔物的宽度相同。
20、根据一实施例，第一硬掩模的各个块具有相互平行的相互面对的侧壁。
21、根据一实施例，第一硬掩模的各个块是在目标层的平面中看到的、相互平行的正方形或矩形块。
22、根据一实施例，掩模材料的第一层和第二层是由sio2形成的层。
23、根据一实施例，最终图案被配置成通过在经图案化的目标层上执行栅极替换技术来产生量子点器件的多个紧密间隔开的结构。
24、根据一实施例，目标层是覆盖介电层的半导体层。半导体层可以是多晶硅层或非晶硅层，并且介电层可以是氧化硅层。
本文档来自技高网...【技术保护点】
1.一种用于根据包括多个紧密间隔开的特征(3a-3g)的图案来图案化目标层(3)的方法，所述方法包括以下步骤：
2.根据权利要求1所述的方法，其特征在于，所述第一间隔物(8)和第二间隔物(18)的宽度在5和20nm之间。
3.根据权利要求1或2所述的方法，其特征在于，所述第一间隔物(8)和所述第二间隔物(18)的宽度相同。
4.根据前述权利要求中任一项所述的方法，其特征在于，所述第一硬掩模的各块(4)具有相互平行的相互面对的侧壁。
5.根据权利要求4所述的方法，其特征在于，所述第一硬掩模的各块(4)是在所述目标层(3)的平面中看到的、相互平行的正方形或矩形块。
6.根据前述权利要求中任一项所述的方法，其特征在于，所述第一和第二层(5，15)掩模材料是由SiO2形成的层。
7.根据前述权利要求中任一项所述的方法，其特征在于，所述最终图案被配置成通过在经图案化的目标层上执行栅极替换技术来产生量子点器件的多个紧密间隔开的结构。
8.根据权利要求7所述的方法，其特征在于，所述目标层是覆盖介电层(2)的半导
9.根据权利要求8所述的方法，其特征在于，所述半导体层(3)是多晶硅层或非晶硅层，并且其中所述介电层(2)是氧化硅层。
...【技术特征摘要】
1.一种用于根据包括多个紧密间隔开的特征(3a-3g)的图案来图案化目标层(3)的方法，所述方法包括以下步骤：
2.根据权利要求1所述的方法，其特征在于，所述第一间隔物(8)和第二间隔物(18)的宽度在5和20nm之间。
3.根据权利要求1或2所述的方法，其特征在于，所述第一间隔物(8)和所述第二间隔物(18)的宽度相同。
4.根据前述权利要求中任一项所述的方法，其特征在于，所述第一硬掩模的各块(4)具有相互平行的相互面对的侧壁。
5.根据权利要求4所述的方法，其特征在于，所述第一硬掩模的各块(4)是在所述目标层(3...
【专利技术属性】
技术研发人员：曾文德，S·库比西克，陶铮，李伟健，李若愚，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。