本发明专利技术属于嵌入式动态随机存储器（ｅＤＲＭ）技术领域，具体为一种用于可编程逻辑器件的增益单元ｅＤＲＡＭ。本发明专利技术提供的增益单元ｅＤＲＡＭ在存储节点和开关管的栅极之间增加一个隔离ＭＯＳ管。加入隔离ＭＯＳ管后，存储节点的电位产生波动并不会直接传输至开关管的栅极。因此，本发明专利技术的增益单元ｅＤＲＡＭ所控制的可编程逻辑器件的开关管的状态稳定，不受增益单元ｅＤＲＡＭ的刷新操作影响。
【技术实现步骤摘要】
本专利技术属于嵌入式动态随机存储器(eDRAM)
，具体涉及一种用于可编程 逻辑器件的增益单元(Gain Cell) eDRAM。
技术介绍
PLD是可编程逻辑器件(Programable Logic Device)的简称，FPGA是现场可编程 门阵列(Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略 有不同，所以现有技术中，有时可以忽略这两者的区别，将PLD和FPGA统称为可编程逻辑器 件。可编程逻辑器件能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都 可以用PLD来实现。可编程逻辑器件如同一张白纸或是一堆积木，工程师可以通过传统的 原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证 设计的正确性。在PCB完成以后，还可以利用可编程逻辑器件的在线修改能力，随时修改设 计而不必改动硬件电路。使用可编程逻辑器件来开发数字电路，可以大大缩短设计时间，减 少PCB面积，提高系统的可靠性。可编程逻辑器件的这些优点使得PLD技术在90年代以后 得到飞速的发展，同时也大大推动了 EDA软件和硬件描述语言(HDL)的进步。PLD或FPGA可编程逻辑器件均包括多个M0S开关管和用于控制M0S开关管的存 储器，现有技术中，首先，提出采用SRAM作为配置存储器，SRAM用于控制可编程逻辑器件的 M0S开关管，其具有功耗低、速度快的特点。进一步，随着可编程逻辑器件的发展，要求其面 积越来越小，因此提出了采用DRAM来代替SRAM、作为控制M0S开关管的存储器。Xi 1 inx公司提出的美国专利号为US6137714的美国专利中指出，用于控制M0S开 关管的存储器DRAM采用寄生电容代替传统的电容器件，避免了电容器件的制造工艺相对 可编程逻辑器件的制造工艺复杂的缺点，并进一步减少了存储器部分所占的面积。图1所 示为现有技术的用于可编程逻辑器件的DRAM单元结构示意图。如图1所示，DRAM单元10 包括M0S选通管110、寄生电容111，112为存储节点；M0S选通管110通过存储单元外部的 字线140控制其导通或者关断，M0S选通管110的源端连接存储单元外部的位线130，字线 140、位线130与外围存储控制电路模块150连接，通过字线140、位线130以及外围存储控 制电路模块150控制DRAM单元10读写操作以及刷新操作；存储节点112反映寄生电容111 的电荷存储情况，存储节点112与可编程逻辑器件的开关管120的栅极直接连接，因此可以 通过DRAM单元10控制开关管120的导通与关断，例如，DRAM单元10存储“ 1，，，开关管120 导通，DRAM单元10存储“0”，开关管120关断；寄生电容111包括开关管120的栅电容、以 及M0S选通管110与存储节点112连接的一端的有源区的电容。对于该DRAM单元10，在读 或者写或保持的过程中，寄生电容111可以通过M0S选通管110的亚阈值漏电以及开关管 120的栅漏电放电荷，尤其是在读操作过程中，可以通过导通的M0S选通管110释放电荷，因 此其读操作过程是破坏性的，需要通过外围存储控制电路模块150不断对DRAM单元进行刷 新操作。图2所示为现有技术的又一用于可编程逻辑器件的DRAM单元结构示意图。如图2中所示，DRAM单元20包括M0S选通管210、寄生电容211、以及反相器213 ；212为存储节 点，反映寄生电容211的存储电荷，存储节点212直接与反相器213的输入端连接，反相器 213的输出端直接连接开关管120的栅极。同样，M0S选通管210通过存储单元外部的字线 140控制其导通或者关断，M0S选通管110的源端连接存储单元外部的位线130，字线140、 位线130与外围存储控制电路模块150连接，通过字线140、位线130以及外围存储控制电 路模块150控制DRAM单元20读写操作以及刷新操作；在读或者写或保持的过程中，寄生电 容211可以通过M0S选通管210的亚阈值漏电以及开关管120的栅漏电放电荷，尤其是在 读操作过程中，可以通过导通的M0S选通管210释放电荷，因此其读操作过程是破坏性的， 需要通过外围存储控制电路模块150不断对DRAM单元进行刷新操作。不同于图1所示的 DRAM单元之处在于增加了用于隔离的反相器，这样存储节点212的电势的波动在一定程度 上不会影响到开关管120的栅极的电势的变化，确保开关管120的状态稳定。但是，以上图1和图2所示实施例的DRAM存储单元应用于可编程逻辑器件时，其 主要缺点在于读操作是破坏性的，刷新操作时是先读后写，在其读操作过程中寄生电容通 过M0S选通管对寄生电容充放电(刷新操作过程中的读操作也是破坏性的)，此时由于寄 生电容的电势变化会造成开关管的状态变化(导通变关断，或者关断变导通，或者导通关 断程度变弱)，这种开关管状态的变化会导致可编程逻辑器件的逻辑状态错误。现有技术 中，如果需要克服该缺点，一般可以采用另一与该DRAM单元对应的影子存储器存储该DRAM 单元的内容，刷新时把DRAM单元的内容写入影子存储器，影子存储器使开关管状态保持稳 定，这种解决方案需要额外的影子存储器，会增加芯片面积，并且操作过程复杂。为解决以上图1和图2中的DRAM应用于可编程逻辑器件时、其刷新操作带来开关 管的逻辑状态变化的技术问题，中国专利申请号为CN 2009100524843的专利中提出了用 增益单元(Gain Cell) eDRAM应用于可编程逻辑器件的思想。请参阅图3，图3所示为现有 技术的用于可编程逻辑器件的增益单元eDRAM的结构示意图。该增益单元eDRAM 300用于 可编程逻辑器件的配置存储器，用于控制其开关管的导通与关断。增益单元eDRAM 300包 括写M0S晶体管301、读M0S晶体管302、写字线(Write Word Line，WWL) 305、读字线(Read Word Line, RWL)306、写位线(Write Bit Line, WBL)307、读位线(Read BitLine, RBL) 308 以及虚线所示的等效寄生电容304。任何电容一端为存储电荷端，另一端为相对接地端，等 效寄生电容304也不例外，其一端接地，另一端存储电荷，其存储电荷端反映了存储了逻辑 信息“0”或者“1”，因此将与存储电荷端直接连接的节点303定义为存储节点。写M0S晶体 管301的栅极连接于写字线305，写M0S晶体管301的漏端(或者是源端)连接于写位线 307，写M0S晶体管301的源端(或者是漏端)连接于等效寄生电容的存储电荷端，也即存 储节点303。如果写M0S晶体管301导通，即可对等效寄生电容304充电或者放电。读M0S 晶体管302的栅极连接于等效寄生电容304的存储电荷端，也即存储节点303，读M0S晶体 管的漏端(或者源端)连接于读位线308，读M0S晶体管的源端(或者漏端)连接于读字线 306;通过存储节点的存储电荷，可以反映出其存储节点的电平，从而可以控制读M0S管302 的导通或者关断。该中国专利中利用增益单元eDRAM300无破坏性读出或者破坏性读出本文档来自技高网...
【技术保护点】
一种用于可编程逻辑器件的增益单元ｅＤＲＡＭ，包括读ＭＯＳ晶体管、写ＭＯＳ晶体管、写字线、读字线、写位线、读位线以及等效寄生电容；写ＭＯＳ晶体管的栅极连接于写字线，写ＭＯＳ晶体管的漏端／源端连接于写位线，写ＭＯＳ晶体管的源端／漏端连接于所述等效寄生电容的存储电荷端，读ＭＯＳ晶体管的栅极连接于所述等效寄生电容的存储电荷端，读ＭＯＳ晶体管的漏端／源端连接于读位线，读ＭＯＳ晶体管的源端／漏端连接于读字线；其特征在于，还包括置于所述等效寄生电容与开关管的栅极之间的隔离ＭＯＳ管，所述等效寄生电容的存储电荷端通过隔离ＭＯＳ管传输电平控制所述可编程逻辑器件的开关管的状态。
【技术特征摘要】
【专利技术属性】
技术研发人员：林殷茵，薛晓勇，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。