一种存储器及其制备方法技术

本申请公开了一种存储器，包括底电路层；设于底电路层上表面的底电极；设于底电极四周的氧化层；设于底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；设于金属硬掩膜层上表面的顶电路层。本申请中的存储器在底电极的四周设置有氧化层，即底电极侧侧壁被完全氧化，在存储单元层刻蚀过程中减少因反溅射而出现短路的状况，提升存储器的性能和良率，且由于底电极关键尺寸较大，嵌套精度卡控更为宽松且使得底电极图形化工艺实现难度显著降低；氧化层的厚度可控，可以根据存储单元层的尺寸进行调节，兼容不同尺寸的存储单元。本申请还提供一种制备方法。供一种制备方法。供一种制备方法。

【技术实现步骤摘要】
一种存储器及其制备方法


[0001]本申请涉及半导体领域，特别是涉及一种存储器及其制备方法。

技术介绍

[0002]磁性随机存储器(magnetic random access memory，简称MRAM)是一种非易失性磁性随机存储器，具有高速读取写入、高集成度的特点。
[0003]MRAM在制备过程中采用离子束刻蚀对MRAM存储单元进行刻蚀，垂直刻蚀可以有效清除刻蚀反溅，从而降低短路失效比例，提升器件性能和良率。有效的垂直刻蚀需要底电极在过度刻蚀时不暴露，来避免反溅源。基于上述限制，随着存储单元尺寸的缩小，底部电极需要同步与存储单元微缩，且尺寸小于存储单元，制作工艺受限，同时对嵌套精度控制要求更为苛刻。
[0004]因此，如何解决上述技术问题应是本领域技术人员重点关注的。

技术实现思路

[0005]本申请的目的是提供一种存储器及其制备方法，以在提升器件性能和良率的情况下，简化工艺。
[0006]为解决上述技术问题，本申请提供一种存储器，包括：
[0007]底电路层；
[0008]设于所述底电路层上表面的底电极；
[0009]设于所述底电极四周的氧化层；
[0010]设于所述底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；
[0011]设于所述金属硬掩膜层上表面的顶电路层。
[0012]可选的，当所述底电路层与所述底电极连接处为铜导电体时，所述铜导电体的上表面位于所述底电极的下表面在水平面的投影区域范围内。
[0013]可选的，当所述底电路层与所述底电极连接处为非铜导电体时，所述底电极的下表面位于所述非铜导电体的上表面的区域范围内。
[0014]可选的，还包括：
[0015]设于所述存储单元层和所述金属硬掩膜层周围的绝缘保护层。
[0016]本申请还提供一种存储器制备方法，包括：
[0017]在底电路层的上表面形成底电极；
[0018]对所述底电极的表面进行氧化处理，在所述底电极表面形成氧化层；
[0019]去除位于所述底电路层的上表面的所述氧化层，使所述底电极的四周保留有所述氧化层；
[0020]在所述底电极的上表面形成由下至上层叠的存储单元层和金属硬掩膜层；
[0021]刻蚀所述存储单元层并引入过刻蚀；
[0022]在所述金属硬掩膜层的上表面形成顶电路层。
[0023]可选的，所述对所述底电极的表面进行氧化处理包括：
[0024]使用过氧化物溶液对所述底电极的表面进行氧化处理。
[0025]可选的，所述对所述底电极的表面进行氧化处理包括：
[0026]在刻蚀腔体内将气体电离出等离子体，并用所述等离子体对所述底电极的表面进行氧化处理，其中，所述气体为氧气，或者，氧气和惰性气体的混合气体。
[0027]可选的，所述对所述底电极的表面进行氧化处理包括：
[0028]在高温的环境下，在去胶机台内将气体电离出等离子体，并用所述等离子体对所述底电极的表面进行氧化处理，其中，所述气体为氧气，或者，氧气和惰性气体的混合气体。
[0029]可选的，所述去除位于所述底电路层的上表面的所述氧化层包括：
[0030]在所述底电路层的上表面未被所述底电极和所述氧化层覆盖的区域形成介质层，得到预处理结构体；
[0031]减薄所述预处理结构体及位于所述底电极上表面的氧化层以露出所述底电极，形成导电通路。
[0032]可选的，所述过度刻蚀所述存储单元层之后，还包括：
[0033]在所述存储单元层和所述金属硬掩膜层周围形成绝缘保护层。
[0034]本申请所提供的一种存储器，包括底电路层；设于所述底电路层上表面的底电极；设于所述底电极四周的氧化层；设于所述底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；设于所述金属硬掩膜层上表面的顶电路层。
[0035]可见，本申请中的存储器在底电极的四周设置有氧化层，即底电极侧侧壁被完全氧化，在刻蚀过程中减少出现因反溅射而出现短路的状况，提升存储器的性能和良率，同时，氧化层的存在可以使得底电极的关键尺寸变大，嵌套精度卡控较没有氧化层时更为宽松，并且极大降低工艺实现的难度；氧化层的厚度可控，可以根据存储单元层的尺寸进行调节，兼容不同尺寸的存储单元。
[0036]此外，本申请还提供一种具有上述优点的制备方法。
附图说明
[0037]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0038]图1为本申请实施例所提供的一种存储器的结构示意图；
[0039]图2为本申请实施例所提供的另一种存储器的结构示意图；
[0040]图3为本申请实施例所提供的另一种存储器的结构示意图；
[0041]图4为本申请实施例所提供的一种存储器的制作方法流程图；
[0042]图5至图11为本申请实施例所提供的一种存储器的工艺流程图；
[0043]图12至图19为本申请实施例所提供的另一种存储器的工艺流程图。
具体实施方式
[0044]为了使本
的人员更好地理解本申请方案，下面结合附图和具体实施方式
对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0045]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。
[0046]正如
技术介绍
部分所述，底电极在过度刻蚀时要求不暴露，来避免反溅源。但是随着存储单元尺寸的缩小，底部电极同步与存储单元微缩，且尺寸小于存储单元，制作工艺受限，同时对嵌套精度控制要求更为苛刻。
[0047]有鉴于此，本申请提供了一种存储器，请参考图1，包括：
[0048]底电路层1；
[0049]设于所述底电路层1上表面的底电极2；
[0050]设于所述底电极2四周的氧化层3；
[0051]设于所述底电极2上表面、由下至上层叠的存储单元层4、金属硬掩膜层5；
[0052]设于所述金属硬掩膜层5上表面的顶电路层6。
[0053]需要指出的是，存储器还包括填充在所述底电路层1和所述顶电路层6之间的介质层。
[0054]底电极2的材料包括但不限于Ta(钽)，TaN(氮化钽)，Ti(钛)，TiN(氮化钛)等导电率良好的金属或金属化合物。
[0055]需要指出的是，本申请中对存储单元层4不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：底电路层；设于所述底电路层上表面的底电极；设于所述底电极四周的氧化层；设于所述底电极上表面、由下至上层叠的存储单元层、金属硬掩膜层；设于所述金属硬掩膜层上表面的顶电路层。2.如权利要求1所述的存储器，其特征在于，当所述底电路层与所述底电极连接处为铜导电体时，所述铜导电体的上表面位于所述底电极的下表面在水平面的投影区域范围内。3.如权利要求1所述的存储器，其特征在于，当所述底电路层与所述底电极连接处为非铜导电体时，所述底电极的下表面位于所述非铜导电体的上表面的区域范围内。4.如权利要求1至3任一项所述的存储器，其特征在于，还包括：设于所述存储单元层和所述金属硬掩膜层周围的绝缘保护层。5.一种存储器制备方法，其特征在于，包括：在底电路层的上表面形成底电极；对所述底电极的表面进行氧化处理，在所述底电极表面形成氧化层；去除位于所述底电路层的上表面的所述氧化层，使所述底电极的四周保留有所述氧化层；在所述底电极的上表面形成由下至上层叠的存储单元层和金属硬掩膜层；刻蚀所述存储单元层并引入过刻蚀；在所述金属硬掩膜层的上表面形成顶电路层。6.如权利要求5所述的存储器制备方法，其特征在...

【专利技术属性】
技术研发人员：于志猛，申力杰，杨丹丹，何世坤，
申请(专利权)人：浙江驰拓科技有限公司，
类型：发明
国别省市：