【技术实现步骤摘要】
本专利技术涉及mram测试，尤其涉及一种mram阵列的测试电路及测试方法。
技术介绍
1、mram(magnetoresistive random access memory，磁性随机存储器)为新型的非易失性存储器，mram位元包括1个磁性隧道结(mtj)、1个或多个场效应管(mosfet)，其中mtj通常由铁磁层、绝缘隧穿层以及固定层构成三层基本单元组成。当铁磁层和固定层的磁矩方向相反时，存储器件表现为高阻态rap，用于信息“1”的存储，当两层的磁矩方向相同时，表现为低阻态rp，用于信息“0”的存储。
2、在读取位元中的存储信息时，需要确定合适的参考电阻，参考电阻可以使用阵列位元的相反态作参考。图1示出了常规读电路的简化示意图，以两个mtj为一组，当1个mtj被写为p态时，另一个mtj写成ap态，同理，当1个mtj被写为ap态时，另一个mtj写成p态，灵敏放大器sa通过比较同相输入端(+端)和反相输入端(-端)的电流大小确定位元的状态，输出“1”或“0”。
3、由于工艺原因，mtj阻值存在一定的统计分布规律，某种特定情况下，可能发生灵敏放大器两端阻值接近的情况。在出厂测试时，当电流差小于灵敏放大器的检测能力时，灵敏放大器无法准确的识别“1”或“0”，导致数据读出不稳定。因此应用现有的读电路结构将会引入以下问题：
4、在出厂测试时，无法保证将所有不良品筛出，从而出现测试时判定为良品，用户在使用的过程中出现不良的情况。
5、因此，有必要改进测试电路，提高芯片出厂测试的筛片能力，挑选出
技术实现思路
1、为解决上述问题，本专利技术提供了一种mram阵列的测试电路及测试方法，能够提高芯片出厂测试的筛片能力。
2、一方面，本专利技术提供一种mram阵列的测试电路，所述mram阵列以两列为一组，一组中的其中一列作为数据列，另一列作为所述数据列的参考列，所述数据列上的各位元用于存储数据，所述参考列上的各位元用于存储与其连接于同一条字线的所述数据列上的位元相反的数据，所述测试电路包括：
3、灵敏放大器；
4、多个第一选通晶体管，所述灵敏放大器的同相输入端通过各所述第一选通晶体管连接至各所述数据列的位线；
5、多个第二选通晶体管，所述灵敏放大器的反相输入端通过各所述第二选通晶体管连接至各所述参考列的位线；
6、以及，电流调节电路，用于在测试模式下对所述数据列上预先写入“1”的各位元进行读“1”操作时，减小所述灵敏放大器的反相输入端的电流；还用于在测试模式下对所述数据列上预先写入“0”的各位元进行读“0”操作时，减小所述灵敏放大器的同相输入端的电流。
7、可选地，所述电流调节电路包括：
8、多个第一阻性器件，每个所述第一阻性器件一一对应地连接于每个所述数据列的源线；
9、多个第一控制晶体管，一一对应地并联于每个所述第一阻性器件的两端，所述第一控制晶体管的栅端输入第一控制信号；
10、多个第二阻性器件，每个所述第二阻性器件一一对应地连接于每个所述参考列的源线；
11、多个第二控制晶体管，一一对应地并联于每个所述第二阻性器件的两端，所述第二控制晶体管的栅端输入第二控制信号；
12、其中对所述数据列上预先写入“1”的各位元进行读“1”操作时，所述第一控制信号为高电平，所述第二控制信号为低电平，以便在所述参考列串入所述第二阻性器件；对所述数据列上预先写入“0”的各位元进行读“0”操作时，所述第一控制信号为低电平，所述第二控制信号为高电平，以便在所述数据列串入所述第一阻性器件。
13、可选地，所述电流调节电路还包括：
14、逻辑单元，用于产生所述第一控制信号和所述第二控制信号。
15、可选地，所述逻辑单元包括：
16、第一反相器，输入端输入期望数据的电平信号；
17、第二反相器，输入端输入测试模式使能信号；
18、第一或门，一个输入端与所述第一反相器的输出端连接，另一个输入端与所述第二反相器的输出端连接，所述第一或门输出所述第二控制信号；
19、第二或门，一个输入端与所述第二反相器的输出端连接，另一个输入端输入期望数据的电平信号，所述第二或门输出所述第一控制信号。
20、可选地，所述第一阻性器件和所述第二阻性器件为mtj或者poly电阻。
21、可选地，所述第一阻性器件和所述第二阻性器件阻值相同。
22、可选地，还包括：
23、列地址选择器和列地址译码器，用于根据列地址选择对应的列。
24、可选地，还包括：
25、行地址选择器和行地址译码器，用于根据行地址选择对应的行。
26、另一方面，本专利技术提供一种mram阵列的测试方法，基于上述测试电路实现，所述方法包括：
27、将测试模式使能信号置为高电平，进入测试模式；
28、对mram阵列的各数据列写入“1”，各参考列写入“0”；
29、减小灵敏放大器的反相输入端的电流，对各数据列上的各位元依次进行读“1”操作；
30、比较读出的结果与期望数据“1”，判断mram阵列是否为良品；
31、对mram阵列的各数据列写入“0”，各参考列写入“1”；
32、减小灵敏放大器的同相输入端的电流，对各数据列上的各位元依次进行读“0”操作；
33、比较读出的结果与期望数据“0”，判断mram阵列是否为良品。
34、本专利技术提供的mram阵列的测试电路及测试方法，对各数据列上的各位元依次进行读“1”操作时，减小灵敏放大器的反相输入端的电流，对各数据列上的各位元依次进行读“0”操作，减小灵敏放大器的同相输入端的电流，能够剔除掉同一位元内1个mtj ap态下阻值偏小并且另1个mtj p态下阻值偏大的芯片，进而保证后续芯片使用过程中的读正确率，提高出厂产品质量。
本文档来自技高网...【技术保护点】
1.一种MRAM阵列的测试电路，其特征在于，所述MRAM阵列以两列为一组，一组中的其中一列作为数据列，另一列作为所述数据列的参考列，所述数据列上的各位元用于存储数据，所述参考列上的各位元用于存储与其连接于同一条字线的所述数据列上的位元相反的数据，所述测试电路包括：
2.根据权利要求1所述的测试电路，其特征在于，所述电流调节电路包括：
3.根据权利要求2所述的测试电路，其特征在于，所述电流调节电路还包括：
4.根据权利要求3所述的测试电路，其特征在于，所述逻辑单元包括：
5.根据权利要求2所述的测试电路，其特征在于，所述第一阻性器件和所述第二阻性器件为MTJ或者poly电阻。
6.根据权利要求2所述的测试电路，其特征在于，所述第一阻性器件和所述第二阻性器件阻值相同。
7.根据权利要求1所述的测试电路，其特征在于，还包括：
8.根据权利要求1所述的测试电路，其特征在于，还包括：
9.一种MRAM阵列的测试方法，其特征在于，基于如权利要求1-8中任一项所述的测试电路实现，所述方法包括：>...
【技术特征摘要】
1.一种mram阵列的测试电路，其特征在于，所述mram阵列以两列为一组，一组中的其中一列作为数据列，另一列作为所述数据列的参考列，所述数据列上的各位元用于存储数据，所述参考列上的各位元用于存储与其连接于同一条字线的所述数据列上的位元相反的数据，所述测试电路包括：
2.根据权利要求1所述的测试电路，其特征在于，所述电流调节电路包括：
3.根据权利要求2所述的测试电路，其特征在于，所述电流调节电路还包括：
4.根据权利要求3所述的测试电路，其特征在于，所述...
【专利技术属性】
技术研发人员：侯嘉，方伟，
申请(专利权)人：浙江驰拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。