封装结构及形成方法技术

本发明专利技术公开了封装结构及形成方法，其中，封装结构包括：再布线结构和芯片，再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层，至少一图案化金属层具有布线线路和形成电感线圈的电感线路；再布线结构还包括磁性薄膜层，在再布线结构厚度方向上，磁性薄膜层设置于电感线圈的至少一侧；芯片设置于再布线结构沿厚度方向的一侧并与布线线路电性连接。本发明专利技术的实施例将电感线圈与再布线工艺结合，使电感线圈封装在再布线结构的绝缘体内，从而实现了电感线圈与芯片封装结构的集成，通过磁性薄膜层的设置消除了电感线圈在集成设置后性能的减弱，提高了封装结构的集成度，减少了封装后封装结构的尺寸。装后封装结构的尺寸。装后封装结构的尺寸。

【技术实现步骤摘要】
封装结构及形成方法


[0001]本专利技术涉及芯片封装
，特别是封装结构及形成方法。

技术介绍

[0002]随着先进封装技术的不断演进，chiplet(芯粒)封装越来越得到广泛的应用。通过chiplet技术，可以把异质或者同质芯片进行组合，最终实现功能叠加或者微系统集成。
[0003]在chiplet封装时，电感类器件一般作为分立器件贴附在基板或印刷电路板上，这种电感类器件的安装方式浪费封装面积，使封装后的封装结构的尺寸增大。

技术实现思路

[0004]本专利技术的目的是提供一种封装结构，以解决现有技术中的不足，它能够在不影响电感线圈性能的前提下将电感线圈与芯片的再布线工艺进行结合，从而提升了芯片封装结构的集成度，减少了封装结构的整体尺寸。
[0005]本专利技术提供的封装结构，包括：再布线结构，具有绝缘体和嵌设于绝缘体内的若干图案化金属层，至少一所述图案化金属层具有布线线路和形成电感线圈的电感线路；所述再布线结构还包括磁性薄膜层，在再布线结构厚度方向上，所述磁性薄膜层设置于电感线圈的至少一侧；
[0006]芯片，设置于所述再布线结构沿厚度方向的一侧并与所述布线线路电性连接。
[0007]进一步的，在再布线结构的厚度方向上，所述电感线圈的位置与所述磁性薄膜层位置相对。
[0008]进一步的，所述磁性薄膜层嵌设于所述绝缘体内，所述磁性薄膜层与所述电感线圈之间通过部分所述绝缘体分隔。
[0009]进一步的，所述绝缘体具有背向设置的第一表面和第二表面；所述磁性薄膜层设置于所述第一表面、所述第二表面中的至少一个。
[0010]进一步的，所述磁性薄膜层设置有至少两层，所述电感线圈设置在两层所述磁性薄膜层之间。
[0011]进一步的，所述电感线圈也设置有至少两层；
[0012]在再布线结构厚度方向上，所述电感线圈与所述磁性薄膜层交替设置。
[0013]进一步的，所述磁性薄膜层为含铁金属薄膜层、或含镍金属薄膜层、或含钴金属薄膜层、或含铁镍合金薄膜层、或含铁钴合金薄膜层、或含镍钴合金薄膜层、或含铁镍钴合金薄膜层中的一种或多种的叠加。
[0014]进一步的，所述封装结构还具有金属凸块，所述金属凸块设置在所述再布线结构背离所述芯片的一侧，所述金属凸块与所述布线线路电性连接；
[0015]所述封装结构还具有电感凸块，所述电感凸块设置在所述再布线结构背离所述芯片的一侧，所述电感凸块与所述电感线圈电性连接；所述电感线圈与所述布线线路之间通过部分所述绝缘体分隔。
[0016]进一步的，所述芯片包括并列设置在所述再布线结构一侧的第一芯片和第二芯片；
[0017]所述封装结构还包括：
[0018]桥接芯片，设置在所述再布线结构背离所述芯片的一侧并分别与所述第一芯片、所述第二芯片电性连接；
[0019]桥接芯片保护层，设置在所述绝缘体的第二表面并覆盖所述桥接芯片，所述桥接芯片保护层上设置有贯穿所述桥接芯片保护层的保护层通孔；
[0020]导电凸块，设置在所述保护层通孔内并电性连接所述布线线路。
[0021]进一步的，所述封装结构还具有金属凸块，所述金属凸块设置在所述桥接芯片保护层背离所述绝缘体的一侧，所述金属凸块与所述导电凸块电性连接。
[0022]进一步的，所述封装结构还包括：
[0023]底部再布线层，设置在所述桥接芯片保护层背离所述绝缘体的一侧，并具有底绝缘层和设置在底绝缘层内的底金属层；
[0024]所述金属凸块与所述导电凸块相对设置在所述底部再布线层的两侧并通过所述底金属层电性连接。
[0025]本专利技术另一实施例还公开了一种所述的封装结构的形成方法，包括如下步骤：
[0026]提供承载基板，并在所述承载基板的一侧设置结合层；
[0027]在所述结合层背离所述承载基板的一侧形成所述再布线结构，其中，所述再布线结构具有绝缘体和嵌设于绝缘体内的若干图案化金属层，至少一所述图案化金属层包括布线线路和形成电感线圈的电感线路；
[0028]将芯片与所述布线线路电性连接；
[0029]去除所述承载基板及所述结合层。
附图说明
[0030]图1是本专利技术第一种类型的封装结构的结构示意图；
[0031]图2是本专利技术第二种类型的封装结构的结构示意图；
[0032]图3A
‑
3E是本专利技术第一种类型的封装结构的形成过程示意图；
[0033]图4A
‑
4G是本专利技术第二种类型的封装结构的形成过程示意图；
[0034]附图标记说明：附图标记说明：1
‑
再布线结构，11
‑
绝缘体，111
‑
第一表面，112
‑
第二表面，12
‑
图案化金属层，121
‑
布线线路，122
‑
电感线圈，123
‑
线圈连接部，13
‑
磁性薄膜层，
[0035]2‑
芯片，21
‑
第一芯片，22
‑
第二芯片，
[0036]3‑
金属凸块，4
‑
电感凸块，5
‑
导电柱，6
‑
填充层，7
‑
第一保护层，8
‑
桥接芯片，9
‑
桥接芯片保护层，90
‑
保护层通孔，10
‑
导电凸块，20
‑
底部再布线层，201
‑
底绝缘层，202
‑
底金属层，
[0037]100
‑
承载基板，200
‑
结合层。
具体实施方式
[0038]以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下描述
具体的构件及其排列方式的实施例以阐述本公开。当然，这些实施例仅作为范例，而不该以此限定本公开的范围。对于空间相关用语，例如“上”、“下”及类似的用语，是为了便于描述图示中一个元件或特征与另一个元件或特征之间的关系。除了在附图中绘示的方位外，这些空间相关用语意欲包含使用中或操作中的装置的不同方位。设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。
[0039]本专利技术公开了一种封装结构，该封装结构能够将电感类器件的被动元件集成在封装结构的再布线结构上，从而实现了电感类器件与芯片封装结构的集成化设置，相比于，现有技术中将电感类器件贴附在封装基板外表面的封装方案，使整体封装后的尺寸减小，在本专利技术实施例中电感类器件包括电感线圈。
[0040]具体的，图1为本专利技术第一种实施例的封装结构在封装完成后的完整结构。图2为本专利技术第二种实施例的封装结构在封装完成后的完整结构。如图3A
‑
3E所示是本专利技术第一种实施例公开的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，包括：再布线结构，具有绝缘体和嵌设于绝缘体内的若干图案化金属层，至少一所述图案化金属层具有布线线路和形成电感线圈的电感线路；所述再布线结构还包括磁性薄膜层，在再布线结构厚度方向上，所述磁性薄膜层设置于电感线圈的至少一侧；芯片，设置于所述再布线结构沿厚度方向的一侧并与所述布线线路电性连接。2.根据权利要求1所述的封装结构，其特征在于，在再布线结构的厚度方向上，所述电感线圈的位置与所述磁性薄膜层位置相对。3.根据权利要求1所述的封装结构，其特征在于，所述磁性薄膜层嵌设于所述绝缘体内，所述磁性薄膜层与所述电感线圈之间通过部分所述绝缘体分隔。4.根据权利要求1所述的封装结构，其特征在于，所述绝缘体具有背向设置的第一表面和第二表面；所述磁性薄膜层设置于所述第一表面、所述第二表面中的至少一个。5.根据权利要求1至4任一项所述的封装结构，其特征在于，所述磁性薄膜层设置有至少两层，所述电感线圈设置在两层所述磁性薄膜层之间。6.根据权利要求5所述的封装结构，其特征在于，所述电感线圈也设置有至少两层；在再布线结构厚度方向上，所述电感线圈与所述磁性薄膜层交替设置。7.根据权利要求1至4任一项所述的封装结构，其特征在于，所述磁性薄膜层为含铁金属薄膜层、或含镍金属薄膜层、或含钴金属薄膜层、或含铁镍合金薄膜层、或含铁钴合金薄膜层、或含镍钴合金薄膜层、或含铁镍钴合金薄膜层中的一种或多种的叠加。8.根据权利要求1所述的封装结构，其特征在于，所述封装结构还具有金属凸块，所述金属凸块设置在所述再布线结构背离所述芯片的一侧，所述金属凸块与所述布线线路电性连接；所述封装结构还...

【专利技术属性】
技术研发人员：陈海杰，刘涛，王长文，
申请(专利权)人：江阴长电先进封装有限公司，
类型：发明
国别省市：