具有改善的电力输送的嵌入式多管芯互连桥制造技术

提供了具有多个集成电路管芯的集成电路封装。多芯片封装可以包括使用所述多芯片封装的基底中的嵌入式多管芯互连桥(EMIB)进行通信的至少两个集成电路管芯。EMIB可以接收形成在所述EMIB的背面的耦合到在其上安装所述EMIB的背面导体的接触焊盘处的功率。所述背面导体可以被分成多个区域，所述多个区域彼此电隔离并且均接收来自印刷电路板的不同电源电压信号或数据信号。这些电源电压信号和数据信号可以通过形成在所述EMIB中的内部微过孔或穿硅过孔被提供到所述两个集成电路管芯。穿硅过孔被提供到所述两个集成电路管芯。穿硅过孔被提供到所述两个集成电路管芯。

【技术实现步骤摘要】
具有改善的电力输送的嵌入式多管芯互连桥
[0001]本申请为分案申请，其原申请是于2018年1月22日向中国专利局提交的专利申请，申请号为201810058578.0，专利技术名称为“具有改善的电力输送的嵌入式多管芯互连桥”。


[0002]本公开总体上涉及集成电路封装，并且更具体而言，涉及具有连接多于一个集成电路管芯的嵌入式多管芯互连桥(EMIB)的集成电路封装。

技术介绍

[0003]集成电路封装通常包括集成电路管芯和在上面安装管芯的基底。管芯可以通过接合线或者焊接凸点耦合至基底。因而，来自集成电路管芯的信号可以通过接合线或者焊接凸点传输至基底。
[0004]随着对集成电路技术的需求不断地超越持续降低的器件尺寸所能够给予的增益，越来越多的应用需要集成度已经超过了在单个硅管芯中可能达到的集成度的封装解决方案。在为了满足这种需求的尝试中，可以将多于一个管芯置于单个集成电路封装(即，多芯片封装)内。由于不同类型的器件迎合不同类型的应用的需求，因而在一些系统中可能需要更多的管芯来满足高性能应用的需要。相应地，为了获得更高的性能和更高的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装，包括：互连桥，在所述互连桥上具有第一接触焊盘和第二接触焊盘，所述互连桥包括硅管芯，其中，所述互连桥在导体之上；垂直位于所述互连桥和所述导体之间的粘合层，所述粘合层与所述互连桥的所述硅管芯接触；第一电介质层，所述第一电介质层与所述互连桥横向相邻，并且所述第一电介质层与所述粘合层横向相邻；在所述第一电介质层上并且在所述互连桥上的第二电介质层，所述第二电介质层在所述导体之上；在所述第二电介质层中的第一过孔，所述第一过孔耦合到所述第一接触焊盘；在所述第二电介质层中的第二过孔，所述第二过孔耦合到所述第二接触焊盘；在所述第二电介质层中的第三过孔，所述第三过孔耦合到所述第一电介质层中的第四过孔；在所述第二电介质层上的第三电介质层，所述第三电介质层在所述互连桥之上并且在所述导体之上；在所述第三电介质层中的第一导电迹线，所述第一导电迹线耦合到所述第一过孔；在所述第三电介质层中的第二导电迹线，所述第二导电迹线耦合到所述第二过孔；在所述第三电介质层中的第三导电迹线，所述第三导电迹线耦合到所述第三过孔；在所述第三电介质层中的第五过孔，所述第五过孔耦合到所述第一导电迹线；在所述第三电介质层中的第六过孔，所述第六过孔耦合到所述第二导电迹线；在所述第三电介质层中的第七过孔，所述第七过孔耦合到所述第三导电迹线；在所述第三电介质层之上的第一管芯，所述第一管芯在所述互连桥之上并且在所述导体之上，并且所述第一管芯耦合到所述第五过孔并耦合到所述第六过孔并耦合到所述第七过孔；以及在所述互连桥之上并耦合到所述互连桥的第二管芯。2.根据权利要求1所述的多芯片封装，其中，所述第二管芯通过所述互连桥耦合到所述第一管芯。3.根据权利要求1所述的多芯片封装，其中，所述第一电介质层与所述导体接触。4.根据权利要求1所述的多芯片封装，其中，所述互连桥与所述第一电介质层横向间隔开。5.根据权利要求1所述的多芯片封装，还包括：在所述第一电介质层下方的第四电介质层。6.根据权利要求1所述的多芯片封装，其中，所述导体包括彼此电隔离的多个区域。7.根据权利要求1所述的多芯片封装，其中，所述导体用于接收电源电压信号。8.根据权利要求1所述的多芯片封装，其中，所述导体用于接收数据信号。9.根据权利要求1所述的多芯片封装，还包括：在所述互连桥的所述硅管芯中的一个或多个穿硅过孔。10.根据权利要求1所述的多芯片封装，还包括：横向位于所述互连桥和所述第一电介质层之间的腔。
11.根据权利要求1所述的多芯片封装，其中，所述第一管芯是主管芯，并且所述第二管芯是次级管芯。12.根据权利要求11所述的多芯片封装，其中，所述主管芯是选自由中央处理单元(CPU)管芯、图形处理单元(GPU)管芯和专用集成电路(ASIC)管芯组成的组中的管芯，并且其中，所述次级管芯是选自由存储器管芯和收发器管芯组成的组中的管芯。13.一种多芯片封装，包括：其上具有第一接触焊盘和第二接触焊盘的硅管芯，所述硅管芯在背面导体之上；垂直位于所述硅管芯与所述背面导体之间的非导电居间层，所述非导电居间层与所述硅管芯接触；第一电介质，所述第一电介质与所述硅管芯横向相邻并且与所述非导电居间层...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：