封装基板的制作方法技术

本发明专利技术提供一种封装基板的制作方法，包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作。本发明专利技术经改善的流程设计，在正式生产前先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。济收益。济收益。

【技术实现步骤摘要】
封装基板的制作方法


[0001]本专利技术涉及半导体制造
，特别是涉及一种封装基板的制作方法。

技术介绍

[0002]随着电子产品越来越向着轻、薄、短、小的方向发展，封装基板的图形密度越来越高，线路的线宽间距和互连孔的直径越来越小，因此对于封装基板的制程能力提出了更高的挑战。在精细线路的制作过程中，传统的减成法因成本低、设备投资小而被广泛使用，但是在减成法中，由于以下几个原因导致精细线路的制作受到限制：第一，减成法存在水池效应，导致在蚀刻过程中，线路在向下蚀刻的同时，会向侧面进行蚀刻(也称为侧蚀问题)，因此制作精细线路的能力不高；第二，电镀时，由于电力线的分布及药水能力等问题，电镀的均匀性不佳，最终导致蚀刻时铜厚度不一致；第三，减成法中蚀刻线的均匀性会因为喷嘴的压力、上下面的药水交换速度的差异等导致蚀刻时不同位置蚀刻能力不同。以上三个主要原因将导致减成法制作精细线路的程度不高。因此，如何解决上述问题，提升减成法制作精细线路的能力是急需解决的问题。
[0003]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装基板的制作方法，其特征在于，所述制作方法包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作，其中，通过试产得出图形补偿值包括步骤：S1：准备测试基板，于测试基板上电镀铜形成所需目标铜厚；S2：将测试基板划分成多个网格，对不同网格内的铜厚进行多点测量以得到铜厚分布值；S3：于测试基板上形成抗蚀层并进行曝光，曝光过程中对不同的曝光图形进行不同的补偿，补偿值选自0，n和n+N
×
m中的任一种，其中，n为线宽，m为最小曝光调整值，N为大于等于1的整数；S4：对曝光后的抗蚀层进行显影；S5：对线路进行蚀刻并去除残余的抗蚀层，且蚀刻过程中额外采用2Oz厚铜板进行同步蚀刻；S6：测量得到每条蚀刻线的线宽分布值；S7：将步骤S2得到的铜厚分布值与步骤S5中厚铜板蚀刻均匀性分布值进行匹配，并与蚀刻线的线宽分布值进行对比，得到线宽分布值与测试基板的电镀铜厚度均匀性以及蚀刻均匀性之间的关系，并根据实测结果得到图形补偿值。2.根据权利要求1所述的制作方法，其特征在于，准备测试基板的过程包括：1)制作芯板图形；2)在芯板上形成介电层、第一铜箔层和第二铜箔层并进行层压；3)制作互连孔；4)对芯板进行除污；5)在芯板表面沉积化铜层。3.根据权利要求2所述的制作方法，其特征在于，第一铜箔层和第二铜箔层的粗糙度小于2μm；对芯板进行除污的方法包括化学...

【专利技术属性】
技术研发人员：李君红，杜玲玲，王建彬，张军，彭增，
申请(专利权)人：上海美维科技有限公司，
类型：发明
国别省市：