一种半导体结构及其制造方法技术

本申请提供一种半导体结构及其制造方法，所述方法包括：提供基底，基底包括顶层硅和底层硅；在基底的顶层硅形成器件层；形成贯穿器件层和顶层硅并延伸进入底层硅的通孔；对通孔进行填充以形成导电柱；对基底的底层硅进行预处理，以暴露出导电柱形成硅通孔；其中，底层硅用于阻挡预处理产生的金属污染物。上述方法中，通过设置顶层硅和底层硅，在形成贯穿顶层硅并延伸进入底层硅的导电柱后，对底层硅进行预处理暴露出导电柱，如此能够利用底层硅阻挡预处理产生的金属材料对顶层硅(即，硅衬底)的污染，无需设置额外的保护层用于阻挡金属材料对硅衬底的污染，从而达到简化硅通孔的背面孔洞显露技术的工艺步骤的目的。洞显露技术的工艺步骤的目的。洞显露技术的工艺步骤的目的。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本申请实施例涉及半导体制造
，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]穿硅通孔(Through Silicon Via，TSV)是一种贯穿硅基材的导体结构，其主要用于互连集成电路芯片。目前形成穿硅通孔的方法主要包括：在硅衬底的第一表面形成垂直于所述硅衬底的通孔；在所述通孔的侧壁和底部形成绝缘层；向所述通孔内填充导电材料；对所述硅衬底的与第一表面相对的第二表面进行化学机械研磨(Chemical Mechanical Polishing，CMP)，直至暴露出填充导电材料的通孔，即，形成穿硅通孔。
[0003]因此，如何改善穿硅通孔的背面孔洞显露(Backside Via Reveal，BVR)技术是目前亟待解决的问题。

技术实现思路

[0004]有鉴于此，本申请实施例为解决现有技术中存在的至少一个技术问题而提供一种半导体结构及其制造方法。
[0005]为达到上述目的，本申请的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供一种半导体结构的制造方法，包括：
[0007]提供基底，所述基底包括顶层硅和底层硅；
[0008]在所述基底的顶层硅形成器件层；
[0009]形成贯穿所述器件层和所述顶层硅并延伸进入所述底层硅的通孔；
[0010]对所述通孔进行填充以形成导电柱；
[0011]对所述基底的底层硅进行预处理，以暴露出所述导电柱形成硅通孔；其中，所述底层硅用于阻挡预处理产生的金属污染物。
[0012]在本申请的一些实施例中，所述预处理包括研磨处理。
[0013]在本申请的一些实施例中，所述底层硅的晶粒尺寸小于所述顶层硅的晶粒尺寸。
[0014]在本申请的一些实施例中，所述顶层硅的厚度大于所述底层硅的厚度。
[0015]在本申请的一些实施例中，所述基底还包括位于所述底层硅和所述顶层硅之间的埋氧层；所述形成贯穿所述器件层和所述顶层硅并延伸进入所述底层硅的通孔，包括：
[0016]形成依次贯穿所述器件层、所述顶层硅和所述埋氧层，并延伸进入所述底层硅的通孔。
[0017]在本申请的一些实施例中，所述形成依次贯穿所述器件层、所述顶层硅和所述埋氧层，并延伸进入所述底层硅的通孔，包括：
[0018]所述通孔位于所述埋氧层中部分的孔径大于或等于所述通孔位于所述顶层硅中部分的孔径；
[0019]所述通孔位于所述底层硅中部分的孔径大于或等于所述通孔位于所述埋氧层中
部分的孔径。
[0020]在本申请的一些实施例中，所述器件层包括晶体管器件和电容器件。
[0021]在本申请的一些实施例中，所述对所述基底的底层硅进行预处理之前，所述方法还包括：
[0022]在所述器件层上形成互连层，所述互连层与所述导电柱电连接；
[0023]其中，所述互连层包括互连通孔和互连金属层。
[0024]在本申请的一些实施例中，所述对所述基底的底层硅进行预处理之前，所述方法还包括：
[0025]形成覆盖所述互连层的钝化层，刻蚀所述钝化层以形成暴露所述互连层的凹槽；
[0026]在所述凹槽内形成凸点结构，所述凸点结构与所述互连层电连接。
[0027]第二方面，本申请实施例提供一种半导体结构，包括：
[0028]基底，所述基底包括顶层硅和底层硅；
[0029]器件层，所述器件层位于所述基底的顶层硅上；
[0030]硅通孔，所述硅通孔设置在所述基底内部，且贯穿所述基底及所述器件层。
[0031]在本申请的一些实施例中，所述底层硅的晶粒尺寸小于所述顶层硅的晶粒尺寸。
[0032]在本申请的一些实施例中，所述基底还包括位于所述底层硅和所述顶层硅之间的埋氧层。
[0033]在本申请的一些实施例中，所述器件层包括晶体管器件和电容器件。
[0034]在本申请的一些实施例中，还包括：
[0035]互连层，所述互连层位于所述器件层上，所述互连层与所述硅通孔电连接；
[0036]其中，所述互连层包括互连通孔和互连金属层。
[0037]在本申请的一些实施例中，还包括：
[0038]钝化层及形成在所述钝化层内的凸点结构，所述钝化层位于所述互连层上；
[0039]其中，所述凸点结构与所述互连层电连接。
[0040]在本申请的一些实施例中，所述硅通孔内填充有导电材料。
[0041]在本申请的一些实施例中，所述硅通孔设置在所述基底内部，且贯穿所述基底及所述器件层，包括：
[0042]所述硅通孔位于所述埋氧层中部分的孔径大于或等于所述硅通孔位于所述顶层硅中部分的孔径；
[0043]所述硅通孔位于所述底层硅中部分的孔径大于或等于所述硅通孔位于所述埋氧层中部分的孔径。
[0044]本申请实施例提供了一种半导体结构及其制造方法，所述方法包括：提供基底，所述基底包括顶层硅和底层硅；在所述基底的顶层硅形成器件层；形成贯穿所述器件层和所述顶层硅并延伸进入所述底层硅的通孔；对所述通孔进行填充以形成导电柱；对所述基底的底层硅进行预处理，以暴露出所述导电柱形成硅通孔；其中，所述底层硅用于阻挡预处理产生的金属污染物。本申请实施例提供的半导体结构的制造方法中，通过设置顶层硅和底层硅，在形成贯穿顶层硅并延伸进入底层硅的导电柱后，对底层硅进行预处理暴露出导电柱，如此能够利用底层硅阻挡预处理产生的金属材料对顶层硅(即，硅衬底)的污染，无需设置额外的保护层用于阻挡金属材料对硅衬底的污染，从而达到简化硅通孔的背面孔洞显露
技术的工艺步骤的目的。
附图说明
[0045]图1A为本申请实施例提供的形成硅通孔之后的半导体结构的剖面结构示意图；
[0046]图1B为本申请实施例提供的暴露出硅通孔末端的半导体结构的剖面结构示意图；
[0047]图1C为本申请实施例提供的形成氧化层和氮化硅层之后的半导体结构的剖面结构示意图；
[0048]图1D为本申请实施例提供的暴露出硅通孔内导电层的半导体结构的剖面结构示意图；
[0049]图2为本申请实施例提供的半导体结构的制造方法的一种可选的流程示意图；
[0050]图3A为本申请实施例提供的一种基底的剖面结构示意图；
[0051]图3B为本申请实施例提供的一种形成器件层之后的半导体结构的剖面结构示意图；
[0052]图3C为本申请实施例提供的一种形成通孔之后的半导体结构的剖面结构示意图；
[0053]图3D为本申请实施例提供的一种在通孔内形成隔离层之后的半导体结构的剖面结构示意图；
[0054]图3E为本申请实施例提供的一种形成导电柱之后的半导体结构的剖面结构示意图；
[0055]图3F为本申请实施例提供的一种形成互连金属层之后的半导体结构的剖面结构示意图；
[0056]图3G为本申请实施例提供的一种形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底包括顶层硅和底层硅；在所述基底的顶层硅形成器件层；形成贯穿所述器件层和所述顶层硅并延伸进入所述底层硅的通孔；对所述通孔进行填充以形成导电柱；对所述基底的底层硅进行预处理，以暴露出所述导电柱形成硅通孔；其中，所述底层硅用于阻挡预处理产生的金属污染物。2.如权利要求1所述的制造方法，其特征在于，所述预处理包括研磨处理。3.如权利要求1所述的制造方法，其特征在于，所述底层硅的晶粒尺寸小于所述顶层硅的晶粒尺寸。4.如权利要求1所述的制造方法，其特征在于，所述顶层硅的厚度大于所述底层硅的厚度。5.如权利要求1所述的制造方法，其特征在于，所述基底还包括位于所述底层硅和所述顶层硅之间的埋氧层；所述形成贯穿所述器件层和所述顶层硅并延伸进入所述底层硅的通孔，包括：形成依次贯穿所述器件层、所述顶层硅和所述埋氧层，并延伸进入所述底层硅的通孔。6.如权利要求5所述的制造方法，其特征在于，所述形成依次贯穿所述器件层、所述顶层硅和所述埋氧层，并延伸进入所述底层硅的通孔，包括：所述通孔位于所述埋氧层中部分的孔径大于或等于所述通孔位于所述顶层硅中部分的孔径；所述通孔位于所述底层硅中部分的孔径大于或等于所述通孔位于所述埋氧层中部分的孔径。7.如权利要求1所述的制造方法，其特征在于，所述器件层包括晶体管器件和电容器件。8.如权利要求1所述的制造方法，其特征在于，所述对所述基底的底层硅进行预处理之前，所述方法还包括：在所述器件层上形成互连层，所述互连层与所述导电柱电连接；其中，所述互连层包括互连通孔和互连金属层。9.如权利要求8所述的制...

【专利技术属性】
技术研发人员：张志伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：