一种SiCSBD结构及其制作方法技术

本发明专利技术公开了一种SiC SBD结构及其制作方法，其包括欧姆接触电极、n+SiC衬底、n

【技术实现步骤摘要】
一种SiC SBD结构及其制作方法


[0001]本专利技术属于半导体的
，具体涉及一种SiC SBD结构及其制作方法。

技术介绍

[0002]第三代半导体碳化硅(SiC)材料具有比传统的硅(Si)材料优异的物理和电学特性。例如SiC具有禁带宽、热导率高、击穿场强高、饱和电子漂移速率高等特点，同时还兼具有极好的物理及化学稳定性、极强的抗辐照能力和机械强度等。因此，基于宽禁带SiC材料的电子器件可用于高温、大功率、高频、高辐射等电力电子领域。
[0003]结势垒型肖特基二极管(JBS)将PN结集成在肖特基结构中，能够有效地保证低肖特基势垒的优良正向导通特性，同时在反向阻断时，能够将最大电场限制在PN结区从而降低表面肖特基接触处的电场，使得反向漏电流相对于纯肖特基类型的大大降低。
[0004]当前SiC肖特基器件的性能的提升存在诸多矛盾点，例如通过降低漂移区电阻Rdrift可以提升正向导通特性，但会导致器件耐压的下降；或者增大P+之间的间距可以降低RJFET电阻，提升器件正向导通特性，但同时会导致反向漏电流增加。因此设计一种新的结构使得SiC肖特基器件兼具优良的正向导通特性和反向阻断特性具有重要意义。

技术实现思路

[0005]本专利技术针对现有技术存在的不足，提供一种SiC SBD(肖特基势垒二极管)结构及其制作方法。
[0006]为了实现以上目的，本专利技术的技术方案为：
[0007]一种SiC SBD结构，其包括欧姆接触电极、n+SiC衬底、n
‑
>第一漂移层、n
‑
第二漂移层、p型埋层区、n+区和肖特基接触电极；欧姆接触电极设于n+SiC衬底的背面，n
‑
第一漂移层、n
‑
第二漂移层按序设于n+SiC衬底上，p型埋层区周期间隔排布于n
‑
第一漂移层中，n+区设于n
‑
第二漂移层中并对应位于p型埋层区上方，肖特基接触电极设于n
‑
第二漂移层上。
[0008]可选的，所述n
‑
第一漂移层的掺杂浓度范围为1E15～1E16 cm
‑3，厚度为5～12um。
[0009]可选的，所述n
‑
第二漂移层的掺杂浓度范围为1E15～1E16 cm
‑3，厚度为0.2～0.5um。
[0010]可选的，所述n
‑
第一漂移层和n
‑
第二漂移层的掺杂浓度相同。
[0011]可选的，所述p型埋层区的掺杂浓度范围为1E18～1E19 cm
‑3，结深为0.2～0.8um。
[0012]可选的，所述p型埋层区的宽度为0.5～1.5um，间隔为1.5～4.5um。
[0013]可选的，所述n+区的掺杂浓度范围为1E17～3E17 cm
‑3，结深为0.2～0.5um。
[0014]可选的，所述n+区与所述p型埋层区一一对应并接触。
[0015]一种上述的SiC SBD结构的制作方法，包括以下步骤：
[0016]1)于n+SiC衬底上生长n
‑
第一漂移层；
[0017]2)于n
‑
第一漂移层上形成第一图形化掩膜层，采用离子注入工艺于n
‑
第一漂移层中形成p型埋层区，然后去除第一图形化掩膜层；
[0018]3)于n
‑
第一漂移层上生长n
‑
第二漂移层；
[0019]4)于n
‑
第二漂移层上形成第二图形化掩膜层，采用离子注入工艺于n
‑
第二漂移层中形成n+区，然后去除第二图形化掩膜层；
[0020]5)于n+SiC衬底背面制作欧姆接触电极；
[0021]6)于n
‑
第二漂移层上制作肖特基接触电极。
[0022]可选的，所述第一图形化掩膜层和第二图形化掩膜层采用相同的光刻版通过光刻图形化制程制作。
[0023]本专利技术的有益效果为：
[0024]本专利技术的碳化硅二极管采用周期排列的p型埋层区结构，并在其上方使用较高浓度的N掺杂来调制P埋层上方的空间电荷区，从而提升肖特基接触的导电面积来改善二极管的正向特性。同时高浓度的N型掺杂减低了该区域的肖特基势垒，同其余的肖特基势垒区形成并列结构，降低二极管的正向导通电压，提高了电流密度。另外，在器件在反向耐压时，埋层上方区域被埋层所屏蔽，电场强度弱，对反向漏电流的影响小。从而得到综合性能良好的碳化硅肖特基势垒二极管。
附图说明
[0025]图1为实施例1的SiC SBD结构的制备方法的步骤S2得到的结构示意图；
[0026]图2为实施例1的SiC SBD结构的制备方法的步骤S3得到的结构示意图；
[0027]图3为实施例1的SiC SBD结构的制备方法的步骤S4得到的结构示意图；
[0028]图4为实施例1的SiC SBD结构的制备方法的步骤S5得到的结构示意图；
[0029]图5为实施例1的制备方法得到的SiC SBD结构的示意图；
[0030]图6为对比例1、对比例2的SiC SBD结构的示意图；
[0031]图7为实施例1、对比例1和对比例2的SiC SBD结构的正向导电性能仿真对比图；
[0032]图8为实施例1、对比例1和对比例2的SiC SBD结构的反向耐压性能仿真对比图。
具体实施方式
[0033]以下结合附图和具体实施例对本专利技术做进一步解释。本专利技术的各附图仅为示意以更容易了解本专利技术，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
[0034]实施例1
[0035]实施例1以1200V耐压器件为例说明一种SiC SBD结构的制备方法。
[0036]步骤S1：清洗SiC材料基片。所述的SiC材料基片为n+SiC衬底101，其掺杂浓度范围为1E19～1E20，对该n+SiC衬底进行标准清洗，具体为：
[0037]a.依次用丙酮和乙醇超声清洗三遍，再用去离子水冲洗；
[0038]b.将有机超声后的n+SiC衬底放入浓硫酸和双氧水溶液中至少煮10min；
[0039]c.将煮过浓硫酸的n+SiC衬底依次用一号液和二号液煮15min，再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液，按体积比氨水︰过氧化氢︰去离子水＝1︰2︰5，二号液为盐酸、过氧化氢和去离子水的混合液，按体积比盐酸︰
过氧化氢︰去离子水＝1︰2︰5；
[0040]d.将冲洗后的n+SiC衬底放入稀释的氢氟酸(按体积比氟化氢:去离子水＝1:3)内浸泡1min，去除表面的氧化物，并用去离子水清洗，再烘干。...

【技术保护点】

【技术特征摘要】
1.一种SiC SBD结构，其特征在于：包括欧姆接触电极、n+SiC衬底、n
‑
第一漂移层、n
‑
第二漂移层、p型埋层区、n+区和肖特基接触电极；欧姆接触电极设于n+SiC衬底的背面，n
‑
第一漂移层、n
‑
第二漂移层按序设于n+SiC衬底上，p型埋层区周期间隔排布于n
‑
第一漂移层中，n+区设于n
‑
第二漂移层中并对应位于p型埋层区上方，肖特基接触电极设于n
‑
第二漂移层上。2.根据权利要求1所述的SiC SBD结构，其特征在于：所述n
‑
第一漂移层的掺杂浓度范围为1E15～1E16 cm
‑3，厚度为5～12um。3.根据权利要求1所述的SiC SBD结构，其特征在于：所述n
‑
第二漂移层的掺杂浓度范围为1E15～1E16 cm
‑3，厚度为0.2～0.5um。4.根据权利要求1所述的SiC SBD结构，其特征在于：所述n
‑
第一漂移层和n
‑
第二漂移层的掺杂浓度相同。5.根据权利要求1所述的SiC SBD结构，其特征在于：所述p型埋层区的掺杂浓度范围为1E18～1E19 cm
‑3，结深为0.2～0.8um。...

【专利技术属性】
技术研发人员：陈广乐，张明昆，
申请(专利权)人：厦门紫硅半导体科技有限公司，
类型：发明
国别省市：